文献

J-GLOBAL ID：201302243739074880   整理番号：13A0103080

An FPGA Implementation of a DWT with 5/3 Filter Using Semi-programmable Hardware

著者 (3件)： YAMAWAKI A ,  MORITA K ,  IWANE M
資料名： 2008 IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS (APCCAS 2008), VOLS 1-4
ページ： 709-712  発行年： 2008年 
JST資料番号： I20080783  資料種別： 逐次刊行物 (A)
発行国： その他 (ZZZ)  言語： 英語 (EN)

タイトルに関連する用語 (2件)： FPGA ,  DWT