文献

J-GLOBAL ID：201302262518218670   整理番号：13A0529659

弱い二重基底を用いたPentanominalにより定義したGF(2^m)の高速ビット並列多項式基底乗算器

Fast Bit-Parallel Polynomial Basis Multiplier for GF(2^m) Defined by Pentanomials Using Weakly Dual Basis

著者 (4件)： PARK Sun-mi (Dep. of Applied Mathematics, Kongju National Univ.) ,  CHANG Ku-young (Cryptography Res. Team, Electronics and Telecommunications Res. Inst.) ,  HONG Dowon (Dep. of Applied Mathematics, Kongju National Univ.) ,  SEO Changho (Dep. of Applied Mathematics, Kongju National Univ.)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E96-A  号： 1  ページ： 322-331 (J-STAGE)  発行年： 2013年 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿で,著者らは,ParkとChangにより提供された方法を使って,1≦k₁<k₂<k₃≦m/2を持つ,5項式(Pentanominal)x^m+x^k3+x^k2+x^k1+1,により定義したGF(2^m)の高速多項式基底乗算器を誘導した。提案した乗算器は,遅延T_A+(2+[log₂(m-1)])T_XまたはT_A+(3+[log₂(m-1)])T_Xを持ち,これは特定の型を除いた5項式の既知の乗算器と比較して最も低いものであった,ところで,T_AとT_xは,それぞれ,1つのANDゲートと1つのXORゲートの遅延を表した。一方,その空間複雑さは最良の既知の結果より非常に僅か大きかった。(翻訳著者抄録)

シソーラス用語： *ビット ,  *多項式 ,  *乗算器 ,  遅れ ,  AND回路 ,  ゲート回路 ,  論理演算 ,  排他的OR回路 ,  性質
準シソーラス用語： XOR ,  複雑さ

分類 (1件)： 演算方式  (JC02020Z)

引用文献 (11件)：

• ZHANG, T. Systematic design of original and modified Mastrovito multipliers for general irreducible polynomials. IEEE Trans. Comput. 2001, 50, 7, 734-749
• REYHANI-MASOLEH, A. Low complexity bit parallel architectures for polynomial basis multiplication over GF(2^m). IEEE Trans. Comput. 2004, 53, 8, 945-959
• PARK, S.-M. Efficient bit-parallel multiplier for irreducible pentanomials using a shifted polynomial basis. IEEE Trans. Comput. 2006, 55, 9, 1211-1215
• PARK, S.-M. Fast bit-parallel shifted polynomial basis multiplier using weakly dual basis over GF(2^m). IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 2011, 19, 12, 2317-2321
• FAN, H. Fast bit parallel shifted polynomial basis multipliers in GF(2^n). IEEE Trans. Circuits Syst. I. 2006, 53, 12, 2606-2615

タイトルに関連する用語 (5件)： 基底 ,  定義 ,  ビット ,  多項式 ,  乗算器