文献

J-GLOBAL ID：201302262599966250   整理番号：13A1513793

低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM

A cost-effective 45nm 6T-SRAM reducing 50mV Vmin and 53% standby leakage with multi-Vt asymmetric halo MOS and write assist circuitry

著者 (10件)： 新居浩二 (ルネサスエレクトロニクス) ,  新居浩二 (金沢大) ,  薮内誠 (ルネサスエレクトロニクス) ,  薮内誠 (金沢大) ,  藤原英弘 (ルネサスエレクトロニクス) ,  塚本康正 (ルネサスエレクトロニクス) ,  石井雄一郎 (ルネサスエレクトロニクス) ,  石井雄一郎 (金沢大) ,  松村哲哉 (日本大) ,  松田吉雄 (金沢大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 173(ICD2013 47-69)  ページ： 53-57  発行年： 2013年07月25日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： マルチVt非対称Halo MOSを適用した高密度6T-SRAMを提案する。Haloインプラ工程で追加するフォトマスクを工夫することで追加マスク数を2枚に削減し,低コスト化を図る。45nm世代の6T-SRAMビットセルに適用し,面積オーバーヘッドを無くすことで0.37μm²のセルサイズを実現した。設計試作した4-Mbit SRAMを評価した結果,最低動作電圧は50mV改善し,53%のスタンバイリーク電流削減を確認できた。(著者抄録)

シソーラス用語： *SRAM ,  *MOS集積回路 ,  *漏れ電流 ,  原価低減 ,  許容限界
準シソーラス用語： 低コスト化 ,  動作マージン【回路】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： マルチ ,  VT ,  非対称 ,  HALO ,  MOS ,  スタンバイ ,  リーク ,  SRAM