抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
広い電源電圧,分解能,サンプリングレートの範囲を持つ逐次比較型アナログデジタル変換器を示す。提案するSARロジックの中の差動フリップフロップと高効率で広い範囲で動作する遅延回路は速度と分解能のトレードオフの柔軟性を高める。40nmCMOSプロセスで試作した本ADCは4-7bitのENOBと0.4-1.1Vの電源電圧の範囲で動作する。本ADCは0.4Vの単一電源電圧,160kS/sにおいて49.8dBのSNDRと3.4fJ/conv.のFoMを達成した。1V以下かつ10MS/s以下で,8.7bitのENOBを保ちながらFoM値は3.4fJ/conv.以下である。(著者抄録)