文献

J-GLOBAL ID：201302263510674281   整理番号：13A1690831

組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案

A Low Power Oriented Design Framework for Considering Reconfiguration Time on Embedded Systems

著者 (3件)： 荒木光一 (北陸先端科学技術大学院大 高信頼組込みシステム教育研究セ) ,  佐藤幸紀 (北陸先端科学技術大学院大 情報社会基盤研究セ) ,  井口寧 (北陸先端科学技術大学院大 情報社会基盤研究セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 221(RECONF2013 20-38)  ページ： 67-72  発行年： 2013年09月11日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,応答時間制約に関連する再構成時間を自動で考慮して,応答時間制約を満たす低消費電力のハードウェアを自動で容易に生成する設計フレームワークを提案する。また,提案するフレームワークは応答時間だけでなく,組込みシステムで頻繁に扱われる画像処理で重要となるスループット制約に関しても自動で満たす。それらの制約を満たし,組込みシステムで求められる低消費電力のハードウェアを開発するには,高位合成を用いたとしてもハードウェア・チューニングが必要である。そのため,開発期間が短縮されている組込み製品開発では手動でのハードウェア・チューニングは非効率的である。ケース・スタディとして,HDTVを対象としたMPEG2で利用される1D-IDCTを用いて評価した結果,提案したフレームワークは応答時間制約とスループット制約を自動で満たし,コード記述量が少なく許容できる低消費電力のハードウェアを実現できることを示した。(著者抄録)

シソーラス用語： システム ,  FPGA ,  *消費電力 ,  回路設計 ,  システム設計 ,  *ハードウェア設計 ,  MPEG ,  DCT【変換】 ,  応答時間 ,  スループット ,  時間 ,  組込みシステム
準シソーラス用語： IDCT【変換】 ,  高位合成 ,  再構成時間 ,  *低消費電力化 ,  低消費電力化設計

分類 (1件)： システム設計・解析  (IA02030D)

タイトルに関連する用語 (6件)： 組込みシステム ,  再構成 ,  低消費電力 ,  設計 ,  フレームワーク ,  提案