文献

J-GLOBAL ID：201302264707991854   整理番号：13A1591321

強誘電体FETのためのMFeOSゲートスタックの電気特性評価

Electrical characterization of MFeOS gate stacks for ferroelectric FETs

著者 (4件)： KUMAR Atul ,  RAO Ashwath ,  GOSWAMI Manish ,  SINGH B.r.
資料名： Materials Science in Semiconductor Processing  (Materials Science in Semiconductor Processing)
巻： 16  号： 6  ページ： 1603-1607  発行年： 2013年12月 
JST資料番号： W1055A  ISSN： 1369-8001  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 不揮発性メモリ用の金属-強誘電体-酸化物半導体(MFeOS)の電気特性を調べた。強誘電体層としてチタン酸ジルコン酸鉛(PZT;35:65)を用いてAl/PZT/SiおよびAl/PZT/SiO₂/Siキャパシタを作製した。最大C-Vメモリ窓は金属-強誘電体半導体(NFeS)構造の場合に6Vであり,2.5nmおよび5nmのバッファ層を有するMFeOSキャパシタの場合にはそれぞれ2.95Vおよび6.25Vであった。MFeS構造と比較して5nmのSiO₂バッファ層を含むMFeOS構造は高絶縁耐力で,低い漏れ特性であることを比較データにより明らかにする。漏れ特性はアニーリング条件の影響を受けることも観測した。Copyright 2013 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *強誘電体 ,  *FET【トランジスタ】 ,  化合物半導体 ,  ゲート【半導体】 ,  絶縁膜 ,  電気的性質 ,  キャラクタリゼーション ,  *不揮発性メモリ ,  *素子構造 ,  焼なまし ,  絶縁耐力 ,  *半導体集積回路 ,  容量電圧特性 ,  超LSI ,  漏れ電流 ,  集積回路メモリ
準シソーラス用語： VLSI ,  ゲートスタック ,  強誘電体FET ,  酸化物半導体

分類 (2件)： 半導体集積回路  (NC03162T) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 強誘電体FET ,  ゲートスタック ,  電気特性 ,  評価