文献

J-GLOBAL ID：201302271887864541   整理番号：13A0734257

KCipher-2への電力解析攻撃対策とその評価

著者 (7件)： 響崇史 (東北大 大学院情報科学研究科) ,  本間尚文 (東北大 大学院情報科学研究科) ,  青木孝文 (東北大 大学院情報科学研究科) ,  仲野有登 (KDDI研究所) ,  福島和英 (KDDI研究所) ,  清本晋作 (KDDI研究所) ,  三宅優 (KDDI研究所)
資料名： 情報処理学会シンポジウムシリーズ(CD-ROM)  (IPSJ Symposium Series (CD-ROM))
巻： 2012  号： 3  ページ： ROMBUNNO.3C1-2  発行年： 2012年10月23日 
JST資料番号： L6741A  ISSN： 1882-0840  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ストリーム暗号KCipher-2への電力解析攻撃対策とその評価について述べる。まず,KCipher-2への電力解析攻撃について概説する。次に,乱数マスキングに基づく対策手法を提案する。提案手法では,非線形関数部の整数演算とSub関数およびレジスタL1,L2部分にマスクをかけ,L2とFSR-Bの出力部分でアンマスクを行う。本稿では,90nm-CMOSテクノロジを用いて,対策を施した回路の性能を評価し,整数演算およびSub関数のアルゴリズムとマスキング方法を適切に設計・適用することで,対策による面積と遅延の増加をそれぞれ1.5倍,2.5倍程度に抑えられることを示す。また,SASEBO-GIIを用いた攻撃実験により対策の有効性を示す。(著者抄録)

シソーラス用語： *コンピュータセキュリティ ,  *暗号 ,  乱数発生 ,  マスキング ,  CMOS構造 ,  *半導体集積回路 ,  *回路設計 ,  性能評価 ,  アルゴリズム ,  面積 ,  遅れ ,  ハードウェア設計
準シソーラス用語： *電力解析攻撃 ,  *ストリーム暗号 ,  *CMOS集積回路 ,  整数演算 ,  遅延

分類 (4件)： データ保護  (JD01020V) ,  符号理論  (ND02030R) ,  半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (3件)： 電力解析攻撃 ,  対策 ,  評価