文献

J-GLOBAL ID：201302285217393840   整理番号：13A0308567

実時間経験的モード分解のためのFPGA実装

FPGA Implementation for Real-Time Empirical Mode Decomposition

著者 (2件)： HONG Ying-Yi (Chung Yuan Christian Univ., Chung Li City, TWN) ,  BAO Yu-Qing (Southeast Univ., Nanjing, CHN)
資料名： IEEE Transactions on Instrumentation and Measurement  (IEEE Transactions on Instrumentation and Measurement)
巻： 61  号： 12  ページ： 3175-3184  発行年： 2012年12月 
JST資料番号： C0232A  ISSN： 0018-9456  CODEN： IEIMAO  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 実時間経験的モード分解(EMD)のためのFPGAを用いた新しい方法を示した。ハードウェアベースFPGAを用いた実時間用途のためにEMDを開発した。提案したFPGAベース法はEMD点の上包と下包を計算する。計算過程の効率を改善する試みを行い,EMDの内在的モード関数を計算する際の逐次ループを行った。直列パイプライン構造からの高速過程によって,最大12.5MHzのサンプリングレートでの実時間計算をもたらした。提案法をシミュレーション結果によって確かめた。開発した方法は高周波信号に適用でき,末端効果は初期/最終段階にのみ発生する。

シソーラス用語： *周波数解析 ,  *FPGA ,  実装 ,  パイプライン処理 ,  実時間処理 ,  *信号解析 ,  エンベロープ ,  事例研究 ,  分解 ,  フィルタリング ,  白色雑音 ,  速度 ,  計算機シミュレーション
準シソーラス用語： *経験的モード分解 ,  FPGA実装 ,  信号分解 ,  サンプリングレート

分類 (2件)： 信号理論  (ND02020G) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： 実時間 ,  経験的モード分解 ,  FPGA実装