文献

J-GLOBAL ID：201302285280962197   整理番号：13A1796030

次世代Xeonプロセッサ用22nm2.5MBスライスオンダイL3キャッシュ

A 22nm 2.5MB Slice On-Die L3 Cache for the Next Generation Xeon Processor

著者 (7件)： CHEN Wei (Intel Corp., CA) ,  CHEN Szu-Liang (Intel Corp., CA) ,  CHIU Siufu (Intel Corp., CA) ,  GANESAN Raghuraman (Intel Corp., CA) ,  LUKKA Venkata (Intel Corp., CA) ,  MAR Wei Wing (Intel Corp., CA) ,  RUSU Stefan (Intel Corp., CA)
資料名： Digest of Technical Papers. Symposium on VLSI Technology  (Digest of Technical Papers. Symposium on VLSI Technology)
巻： 2013  ページ： 183-184  発行年： 2013年 
JST資料番号： A0035B  ISSN： 0743-1562  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： *マイクロプロセッサ ,  *キャッシュメモリ ,  *誤り訂正 ,  誤り検出 ,  回路モジュール ,  フロアプラン ,  高分解能 ,  データ書込 ,  配線 ,  *データ読取 ,  SRAM ,  記憶制御 ,  *漏れ電流 ,  電力消費 ,  *省エネルギー ,  エネルギー効率
準シソーラス用語： マルチコア ,  ビットスライスプロセッサ ,  ビルディングブロック

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 次世代 ,  プロセッサ ,  キャッシュ