文献

J-GLOBAL ID：201302286014001498   整理番号：13A0572128

冗長電力処理の低減を伴うスイッチングコンバータのモデリングのためのシグナルフローグラフ

Signal flow graphs for modelling of switching converters with reduced redundant power processing

著者 (4件)： LOERA-PALOMO R. (Universidad Autonoma de San Luis Potosi, SLP, MEX) ,  MORALES-SALDANA J. A. (Universidad Autonoma de San Luis Potosi, SLP, MEX) ,  LEYVA-RAMOS J. (Instituto Potosino de Investigacion Cientifica y Tecnologica, SLP, MEX) ,  LEYVA-RAMOS J. (CINVESTAV del IPN, D. F., MEX)
資料名： IET Power Electronics  (IET Power Electronics)
巻： 5  号： 7  ページ： 1008-1016  発行年： 2012年08月01日 
JST資料番号： A1334A  ISSN： 1755-4535  資料種別： 逐次刊行物 (A)
発行国： イギリス (GBR)  言語： 英語 (EN)

タイトルに関連する用語 (4件)： 冗長 ,  スイッチングコンバータ ,  モデリング ,  シグナルフローグラフ