履歴情報詳細化によるパス予測の高精度化の検討

十鳥弘泰; 馬場敬信; 大川猛; 大津金光; 横田隆史

文献

J-GLOBAL ID：201302286929476587 整理番号：13A0032473

履歴情報詳細化によるパス予測の高精度化の検討

A Study of Path Prediction Mechanism for Improving Accuracy by using Detailed History Information

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=13A0032473&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=13A0032473&from=J-GLOBAL&jstjournalNo=S0532B") }}

著者 (5件)： , , , ,
資料名：
巻： 112 号： 322(CPSY2012 47-55) ページ： 7-12 発行年： 2012年11月19日
JST資料番号： S0532B ISSN： 0913-5685 資料種別：会議録 (C)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

複雑な依存関係を持つプログラムの高速化を達成するためには,マルチコアプロセッサ上での投機的マルチスレッド実行が有効である。このとき,投機対象とするコードの予測を正確に行うことが,性能向上を達成する上で非常に重要である。本研究では,ループ中の実行経路(パス)に着目し,複数のパスを予測対象とする方式について検討する。分岐予測器をベースとした従来のパス予測器において1ビットで表現していた履歴情報をNビット化することにより,2^N-1本数のパスを予測対象とすることが可能となる。SPEC CINT2000を使った評価により,従来手法に比べ最大で8%の予測性能を向上できることを示す。(著者抄録)

, , , , , , , ,
, , ,

制御方式

引用文献 (10件)：

Sohi, G. S. Mult. scalar Processors. Proc. 22nd Annual International Symposium on Computer Architectures, Sant^Margherita Ligure^Italy, Jun 1995. 1995, 414-425
Tsai, J.-Y. The Snporl hreaded Processor Architecture. IEEE Transac-tions on Computers. 1999, 48, 9, 881-902
Madriles, C. Mitosis:A Speculative Multithreaded Processor Based on Precom.putation alices. IEEE Transactions on Parallel and Distributed Systems. 2008, 19, 7, 914-925
T. Ohsawa, M. Pinot: Speculative Multi-threading Processor Architectuyd Exploiting Parallelism over a Wide Range of Granularities. Proc. 38th Ann. IEEE/A CM International Symposium on Microarchitecture, Barcelona, Spain, Nov.2005. 2005, 81-92
Dong, Z. Prophet:A Speculative Multi-threading Execution Model with Architectural Support Based on CMP. Proc. 2009 International Conference on Scalable Computing and Communications;8tn international Conference on Embedded Computing,Dalian, China,Sept 2009. 2009, 103-108

, , , ,

前のページに戻る