文献

J-GLOBAL ID：201302290146710819   整理番号：13A1793928

マルチレベルセルフラッシュメモリに対する隣接レベル誤り制御符号

Neighborhood Level Error Control Codes for Multi-Level Cell Flash Memories

著者 (2件)： KOTAKI Shohei (Graduate School of Advanced Integration Sci., Chiba Univ.) ,  KITAKAMI Masato (Graduate School of Advanced Integration Sci., Chiba Univ.)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E96-D  号： 9  ページ： 1926-1932 (J-STAGE)  発行年： 2013年 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 今日,NANDフラッシュメモリはデータ記憶として広く用いられる。メモリは,複数の物理的擾乱の影響を受けるため,本質的にエラーフリーということでは無い。技術の拡張およびマルチレベルセル(MLC)の導入により,データ密度が向上したが,エラーの影響がより大きくなった。誤り制御符号(ECC)は,NANDフラッシュメモリの信頼性を向上するために必須である。符号の効率は,システムのエラー特性に依存し,符号は,この特性を反映するように設計することが要求される。MLCフラッシュメモリにおいて,エラーは値を隣接に向ける傾向にある。これらのエラーは,一種の多元非対称シンボルエラーである。非対称特性を反映するいくつかの符号を提案した。これを設計して,1つのレベルシフトエラーのみを訂正した。これはメモリ内の殆ど全てのエラーがこのエラーであるためであった。しかしながら,技術の拡張,書き込み/消去(P/E)サイクルの増加,多数のビットを蓄積するMLCにより,多重レベルシフトを起こし得た。本論文では,1レベルシフト以上の誤りを補正できる単一誤り制御符号を提案した。訂正すべきレベル数は選択可能であるため,雑音の大きさに適合できた。更に,より大きなシフトのエラーに対して誤り検出機能を付加できた。提案した符号は,一定のパラメータにおいて,1レベルシフトを訂正できる従来の整数符号と同等であった。従ってこの符号は,従来の整数符号の一般化といえる。評価結果により,それぞれのチェックシンボル長に対する情報長は,非二進Hamming符号および他の多元非対称シンボル誤り訂正符号により大きいことを示した。(翻訳著者抄録)

シソーラス用語： 記憶素子 ,  *フラッシュメモリ ,  符号化 ,  誤り ,  非対称性 ,  記号 ,  *誤り検出 ,  符号 ,  Hamming符号 ,  誤り訂正符号 ,  伝送特性
準シソーラス用語： *NANDフラッシュメモリ ,  エラーフリー ,  メモリセル ,  誤り制御符号化

分類 (2件)： 半導体集積回路  (NC03162T) ,  信号理論  (ND02020G)

引用文献 (16件)：

• [1] R. Bez, E. Camerlenghi, A. Modelli, and A. Visconti, “Introduction to flash memory,” Proc. IEEE, vol.91, no.4, pp.489-502, April 2003.
• [2] F. Masuoka, M. Momodomi, Y. Iwata, and R. Shirota, “New ultra high density EPROM and flash EEPROM with NAND structure cell,” Electron Devices Meeting, 1987 International, vol.33, pp.552-555, 1987.
• [3] N. Mielke, T. Marquart, N. Wu, J. Kessenich, H. Belgal, E. Schares, F. Trivedi, E. Goodness, and L.R. Nevill, “Bit error rate in NAND flash memories,” IEEE International Reliability Physics Symposium, pp.9-19, 2008.
• [4] Y. Cai, E.F. Haratsch, O. Mutlu, and K. Mai, “Error patterns in MLC NAND flash memory: Measurement, characterization, and analysys,” Design, Automation & Test in Europe Conference & Exhibition, pp.521-526, March 2012.
• [5] Y. Maeda and H. Kaneko, “Error control coding for multilevel cell flash memories using nonbinary low-density parity-check codes,” IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp.367-375, 2009.

タイトルに関連する用語 (2件)： 誤り制御 ,  符号