文献
J-GLOBAL ID:201302299535089400   整理番号:13A0739478

パワーハードウエアインザループシミュレーションに対する多重定格インターフェースの適用

Implementation of a Multi-Rating Interface for Power-Hardware-in-the-Loop Simulations
著者 (3件):
資料名:
巻: 38th Vol.6  ページ: 4777-4782  発行年: 2012年 
JST資料番号: H0475B  ISSN: 1553-572X  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
パワーハードウエアインザループ(PHIL)シミュレーション法は,対象とするハードウエアの詳細なモデル化なしで実際にシステムに適用した場合の動作検討を行えるという利点があるが,実際の適用においては在来のハードウエアと計算機(ディジタルリアルタイムシミュレータ)を結合するためのインターフェースとして,ハードウエアサイズに対応する電力増幅器が必要となり,シミュレーションの精度と安定性を確保するためには,このインターフェースに対して高い精度と充分な帯域幅が要求される。本文では,これを実現するための手法として,低速サブシステムと高速サブシステムを組合わせてインターフェースを構成する多重定格インターフェース方式を提案し,その適用例を示した。本システムは,最新のエレクトロニクスシステムを用いたハードウエアのPHILシミュレーションに特に有効である。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
電力系統一般 
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る