特許

J-GLOBAL ID：201303002237862024

半導体集積装置

発明者： 安川 智規 ,  上野 智生 ,  河合 一慶
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2011-133010
公開番号（公開出願番号）：特開2013-004654
出願日： 2011年06月15日
公開日（公表日）： 2013年01月07日
要約：

【課題】SiPのチップ間を接続するための端子数が増加する。【解決手段】パッケージ内部に第1の半導体チップと第2の半導体チップが集積される半導体集積回路であって、前記第1の半導体チップは、第1の通信部と、複数のアナログ回路とを備え、前記第2の半導体チップは、第2の通信部と、前記複数のアナログ回路の特性調整用データを格納するメモリ部とを備え、前記第1の通信部と前記第2の通信部とがシリアルデータ通信線で接続され、前記シリアルデータ線を経由して前記第1の半導体チップが備える複数のアナログ回路の特性調整用データをそれぞれ複数のアナログ回路に転送する半導体集積回路。【選択図】図1

請求項（抜粋）：

パッケージ内部に第1の半導体チップと第2の半導体チップが集積される半導体集積回路であって、 前記第1の半導体チップは、第1の通信部と、複数のアナログ回路とを備え、 前記第2の半導体チップは、第2の通信部と、前記複数のアナログ回路の特性調整用データを格納するメモリ部とを備え、 前記第1の通信部と前記第2の通信部とがシリアルデータ通信線で接続され、前記シリアルデータ線を経由して前記第1の半導体チップが備える複数のアナログ回路の特性調整用データをそれぞれ複数のアナログ回路に転送する 半導体集積回路。

IPC (4件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/82 ,  G06F 15/78

FI (4件)：

H01L27/04 V ,  H01L27/04 E ,  H01L21/82 F ,  G06F15/78 510E

Fターム (34件)：

5B062AA02 ,  5B062DD10 ,  5B062EE02 ,  5B062EE10 ,  5B062HH08 ,  5B062JJ05 ,  5F038AR21 ,  5F038AV02 ,  5F038AV13 ,  5F038AV15 ,  5F038AV16 ,  5F038BE01 ,  5F038BE07 ,  5F038CD07 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038DF12 ,  5F038DT15 ,  5F038DT17 ,  5F038DT18 ,  5F038EZ07 ,  5F038EZ08 ,  5F038EZ20 ,  5F064AA11 ,  5F064BB09 ,  5F064BB10 ,  5F064BB13 ,  5F064BB19 ,  5F064BB22 ,  5F064DD42 ,  5F064FF05 ,  5F064FF27 ,  5F064FF36