特許

J-GLOBAL ID：201303003108367978

積層半導体膜の成膜方法

発明者： 岡田 充弘
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願2012-058948
公開番号（公開出願番号）：特開2013-191817
出願日： 2012年03月15日
公開日（公表日）： 2013年09月26日
要約：

【課題】異なった膜の成膜プロセスを繰り返し行っても、良好なスループットを維持、又は向上させることが可能な積層半導体膜の成膜方法を提供すること。【解決手段】被処理体の下地の上方に、第1、第2の半導体膜を交互に積層した積層半導体膜を成膜する積層半導体膜の成膜方法であって、第1の半導体膜を成膜する工程(ステップ3)と、第2の半導体膜を成膜する工程(ステップ5)と、を設計された積層数まで繰り返すとともに、ステップ3の工程における成膜温度とステップ5の工程における成膜温度とを同一とし、ステップ3とステップ5との相互間で温度を一定とする。【選択図】図1

請求項（抜粋）：

被処理体の下地の上方に、第1、第2の半導体膜を交互に積層した積層半導体膜を成膜する積層半導体膜の成膜方法であって、 (1) 前記第1の半導体膜を成膜する工程と、 (2) 前記第2の半導体膜を成膜する工程と、 を設計された積層数まで繰り返すとともに、 前記(1)の工程における成膜温度と前記(2)の工程における成膜温度とを同一とし、前記(1)の工程と前記(2)工程との相互間で温度を一定とすることを特徴とする積層半導体膜の成膜方法。

IPC (2件)：

H01L 21/205 ,  C23C 16/24

FI (2件)：

H01L21/205 ,  C23C16/24

Fターム (32件)：

4K030AA06 ,  4K030AA17 ,  4K030BA30 ,  4K030BB12 ,  4K030CA04 ,  4K030CA12 ,  4K030FA10 ,  4K030GA07 ,  4K030HA01 ,  4K030JA10 ,  4K030KA04 ,  4K030LA15 ,  5F045AA03 ,  5F045AA06 ,  5F045AB04 ,  5F045AC01 ,  5F045AC19 ,  5F045AD08 ,  5F045AD09 ,  5F045AE19 ,  5F045AF07 ,  5F045AF14 ,  5F045BB03 ,  5F045BB08 ,  5F045DA52 ,  5F045DA67 ,  5F045DA68 ,  5F045DP19 ,  5F045DP28 ,  5F045EF08 ,  5F045EK06 ,  5F045EK30

引用特許：

審査官引用 (2件)

• 非晶質シリコン合金膜の形成方法
  公報種別：公開公報   出願番号：特願平5-063761   出願人：三洋電機株式会社
• アモルファスシリコン膜の成膜方法および成膜装置
  公報種別：公開公報   出願番号：特願2011-044014   出願人：東京エレクトロン株式会社