特許

J-GLOBAL ID：201303005761369083

半導体装置の製造方法

発明者： 李 辰華
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 特許業務法人森本国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-135850
公開番号（公開出願番号）：特開2013-004823
出願日： 2011年06月20日
公開日（公表日）： 2013年01月07日
要約：

【課題】実装効率を維持しながら、信頼性を向上させることを目的とする。【解決手段】金型内で金属板2に搭載された電子部品の周囲に流動性の高い絶縁樹脂6を圧縮しながら充填し、その後絶縁樹脂6を硬化させることにより、電子部品の損傷や金属線の変形や短絡を防ぎ、配線基板の反りや歪、クラック等の発生を防止して信頼性を向上させながら、高密度に電子部品を配線基板の内部に内蔵することができる。【選択図】図3

請求項（抜粋）：

1または複数の電子部品を実装した第1の金属板を上金型内に載置する工程と、 下金型の内底面に載置した第2の金属板上に絶縁樹脂を注入する工程と、 前記上金型と前記下金型とを合わせる工程と、 前記下金型の下面を前記上金型の方向に押し上げて前記電子部品の周囲を含む前記第1の金属板と前記第2の金属板との間に前記絶縁樹脂を圧縮充填する工程と、 前記絶縁樹脂を硬化させた後前記上金型と前記下金型とを離型する工程と、 前記第1の金属板と前記第2の金属板との間の前記絶縁樹脂にビアホールを形成する工程と、 前記第1の金属板及び前記第2の金属板を選択的に除去して表面配線を形成して、配線基板を形成する工程と を有することを特徴とする半導体装置の製造方法。

IPC (8件)：

H05K 3/46 ,  H01L 21/56 ,  H01L 23/12 ,  H01L 23/28 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 25/00

FI (8件)：

H05K3/46 Q ,  H05K3/46 N ,  H05K3/46 X ,  H01L21/56 T ,  H01L23/12 N ,  H01L23/28 F ,  H01L25/08 Z ,  H01L25/00 B

Fターム (25件)：

4M109AA01 ,  4M109BA03 ,  4M109CA22 ,  4M109DB16 ,  4M109GA02 ,  5E346AA32 ,  5E346AA43 ,  5E346AA60 ,  5E346CC08 ,  5E346CC09 ,  5E346CC10 ,  5E346CC32 ,  5E346DD03 ,  5E346DD12 ,  5E346EE13 ,  5E346FF04 ,  5E346GG15 ,  5E346GG17 ,  5E346HH22 ,  5E346HH25 ,  5E346HH33 ,  5F061AA01 ,  5F061BA03 ,  5F061CA22 ,  5F061FA02