特許

J-GLOBAL ID：201303006732482500

チップ抵抗器

発明者： 津田 清二 ,  松村 和俊
出願人/特許権者： パナソニック株式会社
代理人 (3件)： 内藤 浩樹 ,  永野 大介 ,  藤井 兼太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2012-119671
公開番号（公開出願番号）：特開2013-247220
出願日： 2012年05月25日
公開日（公表日）： 2013年12月09日
要約：

【課題】本発明は、抵抗値歩留まりを向上させることができるチップ抵抗器を提供することを目的とするものである。【解決手段】本発明のチップ抵抗器は、絶縁基板11の上面の一端部に形成された第1の上面電極12と、前記第1の上面電極12の一部を覆うように前記絶縁基板11の上面に形成された抵抗体13と、前記抵抗体13の一部を覆うように前記絶縁基板11の上面の他端部に形成された第2の上面電極14とを備え、上面視にて前記第1の上面電極12と第2の上面電極14が対向しないようにし、かつ上面視にて前記第1の上面電極12と第2の上面電極14間に位置する前記抵抗体13にトリミング溝15を形成したものである。【選択図】図1

請求項（抜粋）：

絶縁基板の上面の一端部に形成された第1の上面電極と、前記第1の上面電極の一部を覆うように前記絶縁基板の上面に形成された抵抗体と、前記抵抗体の一部を覆うように前記絶縁基板の上面の他端部に形成された第2の上面電極とを備え、上面視にて前記第1の上面電極と第2の上面電極が対向しないようにし、かつ上面視にて前記第1の上面電極と第2の上面電極間に位置する前記抵抗体にトリミング溝を形成したチップ抵抗器。

IPC (1件)：

H01C 7/00

FI (1件)：

H01C7/00 B

Fターム (12件)：

5E032BA03 ,  5E032BB01 ,  5E032CA02 ,  5E032TA13 ,  5E032TB02 ,  5E033AA03 ,  5E033BB02 ,  5E033BC01 ,  5E033BD01 ,  5E033BE01 ,  5E033BF05 ,  5E033BH01