特許

J-GLOBAL ID：201303007567550101

信号送信装置、信号送信方法、信号受信装置、信号受信方法及び信号伝送システム

発明者： 山下 重行
出願人/特許権者： ソニー株式会社
代理人 (1件)： 特許業務法人信友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-151191
公開番号（公開出願番号）：特開2013-021408
出願日： 2011年07月07日
公開日（公表日）： 2013年01月31日
要約：

【課題】4:2:0/10ビット、12ビット信号であるデータ構造を4:4:4/10ビット、12ビット信号に変換して、現行の10Gシリアルインターフェースで伝送する。【解決手段】マッピング部11は、第1〜第Nのサブイメージのそれぞれの一ラインおきに画素サンプルを間引きインターレース信号に変換する。このとき、第1〜第N/2のサブイメージを、4:2:2/rビット信号に変換する。また、第(N/2)+1〜第Nのサブイメージを、4:0:0/rビット信号に変換する。そして、4:2:2/rビット信号のデータ構造、及び4:0:0/rビット信号のデータ構造を、4:4:4/rビット信号のデータ構造に合わせて変換したデュアルリンクHD-SDIを出力する。【選択図】図3

請求項（抜粋）：

1フレームの画素数がHD-SDIフォーマットで規定される画素数を越えるm×n(mサンプル、nラインを示すm,nは、正の整数)/a-b(a,bは、プログレッシブ信号のフレームレート)/4:2:0/rビット信号で規定されるクラスイメージから、同一ラインで隣り合う2つの画素サンプルを間引いて、m′×n′(m′サンプル、n′ラインを示すm′,n′は、正の整数)/a′-b′(a′,b′は、プログレッシブ信号のフレームレート)/4:2:2あるいは4:0:0/rビット信号で規定される第1〜第N(Nは、2以上の整数)のサブイメージの映像データ領域にマッピングする2画素間引き制御部と、 前記画素サンプルがマッピングされた前記第1〜第Nのサブイメージのそれぞれの一ラインおきに前記画素サンプルを間引いてインターレース信号に変換する場合に、第1〜第N/2のサブイメージを、4:2:2/rビット信号に変換し、第(N/2)+1〜第Nのサブイメージを、4:0:0/rビット信号に変換するライン間引き制御部と、を有する第1のマッピング部と、 前記第1のマッピング部が出力する前記ベーシックストリームの4:2:2/rビット信号のデータ構造、及び4:0:0/rビット信号のデータ構造を、4:4:4/rビット信号のデータ構造に合わせて変換したデュアルリンクHD-SDIを出力する第2のマッピング部と、を備える 信号送信装置。

IPC (2件)：

H04N 7/01 ,  H04N 7/173

FI (2件)：

H04N7/01 Z ,  H04N7/173 630

Fターム (10件)：

5C063AB07 ,  5C063BA06 ,  5C063BA08 ,  5C063BA20 ,  5C063CA05 ,  5C164PA32 ,  5C164PA33 ,  5C164SB13S ,  5C164UA42P ,  5C164UB02P