特許
J-GLOBAL ID:201303012567585197
画像処理装置、画像処理方法及び画像表示装置
発明者:
出願人/特許権者:
代理人 (3件):
前田 実
, 山形 洋一
, 篠原 昌彦
公報種別:公開公報
出願番号(国際出願番号):特願2013-050000
公開番号(公開出願番号):特開2013-242527
出願日: 2013年03月13日
公開日(公表日): 2013年12月05日
要約:
【課題】共有メモリを使用する場合でも、迅速に入力画像と合成用画像を合成することができるようにすること。【解決手段】画像処理装置100は、共有メモリ120と、共有メモリ120を制御する共有メモリ制御部130と、出力画像DOUTの階調数よりも少ない階調数の元画像を生成し、共有メモリ制御部130に要求して、元画像を共有メモリ120に記憶させる演算部110と、共有メモリ制御部130に要求して、共有メモリ120より元画像を取得し、元画像の階調数を増加させることにより合成用画像を生成し、合成用画像を入力画像DINに合成することにより、出力画像DOUTを生成する出力画像生成部142とを備える。【選択図】図1
請求項(抜粋):
共有メモリと、
前記共有メモリを制御する共有メモリ制御部と、
出力画像の階調数よりも少ない階調数の元画像を生成し、前記共有メモリ制御部に要求して、当該元画像を前記共有メモリに記憶させる演算部と、
前記共有メモリ制御部に要求して、前記共有メモリより前記元画像を取得し、前記元画像の階調数を増加させることにより合成用画像を生成し、当該合成用画像を入力画像に合成することにより、前記出力画像を生成する出力画像生成部と、を備えること
を特徴とする画像処理装置。
IPC (4件):
G09G 5/00
, G09G 5/377
, G09G 5/36
, H04N 5/66
FI (6件):
G09G5/00 550M
, G09G5/36 520M
, G09G5/36 520A
, G09G5/36 520C
, G09G5/00 530M
, H04N5/66 D
Fターム (23件):
5C056AA01
, 5C056BA01
, 5C056DA08
, 5C058BA07
, 5C058BA24
, 5C058BA33
, 5C058BB11
, 5C082AA02
, 5C082BA39
, 5C082BB28
, 5C082BB51
, 5C082BB53
, 5C082CA11
, 5C082CA33
, 5C082CA34
, 5C082CA55
, 5C082CA56
, 5C082DA51
, 5C082DA63
, 5C082DA71
, 5C082DA73
, 5C082DA86
, 5C082MM02
引用特許:
前のページに戻る