特許
J-GLOBAL ID:201303012797288922
半導体装置
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2013-023160
公開番号(公開出願番号):特開2013-152468
出願日: 2013年02月08日
公開日(公表日): 2013年08月08日
要約:
【課題】マスク数を増加させることなく、ブラックマスクを用いずに反射型表示装置の画素開口率を改善することができる半導体装置を提供する。【解決手段】画素間を遮光するため、ゲート配線140と島状のソース配線139を同じ第1の絶縁膜上に形成し、第2の絶縁膜を間に挟んで画素電極160を前記ゲート配線または前記ソース配線と重ねて配置する。また、TFTを遮光するため、対向基板上に遮光膜として、カラーフィルタ(赤または赤と青の積層)を設けることによって高い画素開口率を実現する。【選択図】図1
請求項(抜粋):
絶縁表面上に第1の半導体層及び第2の半導体層と、
前記第1の半導体層及び第2の半導体層上に第1絶縁膜と、
前記第1絶縁膜上に前記第1の半導体層と重なるゲート配線と、
前記第2の半導体層の上方に位置する前記第1絶縁膜上に容量配線と、
前記第1の絶縁膜上に島状のソース配線と、
前記ゲート配線、前記容量配線、及び前記島状のソース配線とを覆う第2絶縁膜と、
前記第2絶縁膜上に前記島状のソース配線及び前記第1の半導体層と接続された接続電極と、
前記第2絶縁膜上に前記第1の半導体層と接続された画素電極とを有し、
前記画素電極は、前記第2絶縁膜を間に挟んで前記島状のソース配線と重なっていることを特徴とする半導体装置。
IPC (5件):
G09F 9/30
, G02F 1/136
, G02F 1/134
, H01L 21/336
, H01L 29/786
FI (4件):
G09F9/30 338
, G02F1/1368
, G02F1/1343
, H01L29/78 612Z
Fターム (80件):
2H092GA29
, 2H092GA59
, 2H092JA25
, 2H092JA46
, 2H092JB05
, 2H092JB07
, 2H092JB22
, 2H092JB31
, 2H092JB69
, 2H092KA18
, 2H092KB04
, 2H092NA07
, 2H092NA27
, 2H092PA08
, 5C094AA10
, 5C094AA42
, 5C094AA43
, 5C094AA44
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094DA13
, 5C094DA15
, 5C094DB04
, 5C094EA04
, 5C094ED02
, 5C094ED15
, 5C094FA02
, 5C094FA03
, 5C094GB10
, 5F110AA16
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110DD24
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE05
, 5F110EE06
, 5F110EE09
, 5F110EE11
, 5F110EE14
, 5F110EE22
, 5F110EE23
, 5F110EE28
, 5F110EE44
, 5F110EE45
, 5F110FF02
, 5F110FF04
, 5F110FF28
, 5F110FF30
, 5F110FF36
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ23
, 5F110HJ30
, 5F110HM13
, 5F110HM15
, 5F110NN02
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN44
, 5F110NN72
, 5F110NN73
, 5F110PP01
, 5F110PP03
引用特許:
前のページに戻る