特許
J-GLOBAL ID:201303013710535364
整合回路
発明者:
,
出願人/特許権者:
代理人 (1件):
原田 一男
公報種別:公開公報
出願番号(国際出願番号):特願2012-003689
公開番号(公開出願番号):特開2013-143710
出願日: 2012年01月12日
公開日(公表日): 2013年07月22日
要約:
【課題】広帯域でマッチングをとることができる小型の整合回路を提供する。【解決手段】本整合回路は、アンテナに一端が接続され、他端が第1の帯域のための、スイッチの入力端子に接続されるキャパシタと、一端がキャパシタの他端に接続され、他端が第1の帯域より高い第2の帯域のための、スイッチの入力端子に接続される第1のインダクタと、一端が第1のインダクタの他端に接続され、他端が接地されている第2のインダクタとを有する。【選択図】図5
請求項(抜粋):
アンテナに一端が接続され、他端が第1の帯域のための、スイッチの入力端子に接続されるキャパシタと、
一端が前記キャパシタの前記他端に接続され、他端が前記第1の帯域より高い第2の帯域のための、スイッチの入力端子に接続される第1のインダクタと、
一端が前記第1のインダクタの前記他端に接続され、他端が接地されている第2のインダクタと、
を有する整合回路。
IPC (2件):
FI (2件):
Fターム (8件):
5J046AA02
, 5J046TA03
, 5J046TA04
, 5K011DA02
, 5K011DA27
, 5K011EA06
, 5K011JA01
, 5K011KA13
引用特許:
前のページに戻る