半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2012-237427
公開番号（公開出願番号）：特開2013-034003
出願日： 2012年10月29日
公開日（公表日）： 2013年02月14日
要約：

【課題】半導体チップのバンプ電極と実装基板の配線との接続信頼性を向上できる技術を提供する。特に、バンプ電極下の最上層配線層に配線を配置しても、バンプ電極の平坦性を確保してバンプ電極とガラス基板に形成されている配線との接続信頼性を向上できる技術を提供する。【解決手段】バンプ電極BP1の非重複領域Y直下にある最上層配線層に電源配線や信号配線からなる配線L1と、ダミーパターンDPを形成する。ダミーパターンDPは、配線L1間のスペースを埋めるように配置され、配線L1とスペースによって最上層配線層に生じる凹凸を緩和する。さらに、最上層配線層を覆うように形成される表面保護膜に対してCMP法による平坦化処理を実施する。【選択図】図5

請求項（抜粋）：

平面形状が長辺と短辺とを有する長方形形状をした半導体チップを含む半導体装置において、前記半導体チップは、 (a)半導体基板と、 (b)前記半導体基板上に形成された半導体素子と、 (c)前記半導体素子上に形成された多層配線層と、 (d)前記多層配線層の最上層に形成された複数のパッドと、 (e)前記複数のパッドのそれぞれ上に形成され、前記複数のパッドのそれぞれに達する開口部を有する表面保護膜と、 (f)前記表面保護膜上に形成され、前記開口部を埋め込むことにより前記複数のパッドのそれぞれと電気的に接続する長方形形状をした複数のバンプ電極のそれぞれと、を備え、前記多層配線層の最上層には、 (g)前記複数のパッドの他に電源配線あるいは信号配線よりなる第1配線と、 (h)前記第1配線とは異なるダミーパターンが形成されている半導体装置であって、前記複数のバンプ電極は、前記複数のバンプ電極のそれぞれの長辺を前記半導体チップの短辺方向に向けた状態で、少なくとも前記半導体チップの長辺方向に並んで配置され、前記複数のバンプ電極のそれぞれは、前記複数のパッドのそれぞれと平面的に重なる重複領域と、前記複数のパッドのそれぞれと平面的に重ならない非重複領域を有し、前記複数のバンプ電極のそれぞれにおける前記非重複領域の下層には、前記複数のパッドと同層で形成された前記第1配線が、平面的に見て前記複数のバンプ電極と交差するように前記半導体チップの長辺方向に延在するように形成され、前記複数のバンプ電極の周辺領域で、前記半導体チップの前記長辺方向において隣接する前記複数のパッドの間に前記ダミーパターンが形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/60 , H01L 21/320 , H01L 21/768 , H01L 23/522

FI (4件)：

H01L21/92 602J , H01L21/92 602G , H01L21/92 604R , H01L21/88 T

Fターム (53件)：

5F033HH04 , 5F033HH07 , 5F033HH08 , 5F033HH13 , 5F033HH18 , 5F033HH23 , 5F033HH25 , 5F033HH33 , 5F033JJ01 , 5F033JJ07 , 5F033JJ13 , 5F033JJ18 , 5F033JJ19 , 5F033JJ23 , 5F033JJ33 , 5F033KK01 , 5F033KK08 , 5F033KK18 , 5F033KK25 , 5F033KK33 , 5F033MM07 , 5F033MM08 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033PP27 , 5F033PP28 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ16 , 5F033QQ37 , 5F033QQ48 , 5F033QQ59 , 5F033QQ65 , 5F033QQ70 , 5F033QQ73 , 5F033RR04 , 5F033RR06 , 5F033SS04 , 5F033SS11 , 5F033SS15 , 5F033TT02 , 5F033TT08 , 5F033UU04 , 5F033VV00 , 5F033VV02 , 5F033VV04 , 5F033VV06 , 5F033VV07 , 5F033XX01

前のページに戻る