特許
J-GLOBAL ID：201303017650120939
プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-096884
公開番号（公開出願番号）：特開2013-175774
出願日： 2013年05月02日
公開日（公表日）： 2013年09月05日
要約：
【課題】多層プリント回路基板において最も重要である性能を維持しながら、層の数を減らす設計を通じて、組み立てコストの低減、及び、基板の信頼性の改善を可能にするプリント回路基板、及び、その設計方法を開示する。【解決手段】上記設計方法は、外表面層に隣接する内部層において領域毎に信号線を配線する工程A1と、外表面層が主接地として機能するように、全く、または、ほとんど配線なしに外表面層を配置し、貫通ビアを通じて外表面層を相互接続する工程A2と、目標インピーダンス値を制御するための配線幅、及び、層の高さのパラメータを設定する工程A3を含んでいる。上記プリント回路基板は、外表面層、及び、該外表面層の間に2つの内部層を備えている。外表面層に隣接する内部層は、領域毎に信号線を配置するために使用され、外表面層は、全く、または、ほとんど配線なしに配置され、貫通ビアを通じて主接地として相互接続される。【選択図】図1
請求項（抜粋）：
複数の外表面層に隣接する内部層の領域毎に信号線を配線する工程と、
上記外表面層が主接地として機能するように、全く、または、ほとんど配線せずに、上記外表面層を配置し、貫通ビアを通じて上記外表面層を相互接続する工程と、
目標インピーダンス値を制御するための、配線幅、及び、層の高さのパラメータを設定する工程と、を含み、
2つの上記内部層の間の距離が、上記内部層から当該内部層に最も近い外表面層までの距離の少なくとも2倍である、
プリント回路基板の形成方法。
IPC (3件)：
H05K 3/46
, H05K 3/00
, H05K 1/02
H05K3/46 Z
, H05K3/46 N
, H05K3/46 Q
, H05K3/00 D
, H05K1/02 N
5E338AA03
, 5E338AA16
, 5E338BB02
, 5E338BB12
, 5E338BB22
, 5E338BB75
, 5E338CC02
, 5E338CC04
, 5E338CC06
, 5E338EE13
, 5E346AA32
, 5E346AA35
, 5E346AA38
, 5E346AA43
, 5E346BB02
, 5E346BB03
, 5E346BB04
, 5E346BB07
, 5E346BB11
, 5E346BB15
, 5E346CC08
, 5E346EE06
, 5E346EE07
, 5E346EE09
, 5E346FF45
, 5E346HH03
, 5E346HH04
, 5E346HH06
