特許

J-GLOBAL ID：201303017657329981

プリエンファシス回路及びこれを備えた差動電流信号伝送システム

発明者： 文 龍煥 ,  金 俊鎬 ,  沈 載倫 ,  鄭 哲洙 ,  金 相鎬
出願人/特許権者： シリコン・ワークス・カンパニー・リミテッド
代理人 (3件)： 山田 卓二 ,  田中 光雄 ,  川端 純市
公報種別：特許公報
出願番号（国際出願番号）：特願2012-011901
公開番号（公開出願番号）：特開2012-161077
特許番号：特許第5135477号
出願日： 2012年01月24日
公開日（公表日）： 2012年08月23日
請求項（抜粋）：

【請求項1】 差動入力信号の論理演算で生成された第1乃至第4プリエンファシス制御信号に応じて出力ドライバの出力ノードにプリエンファシス出力電流を伝達するプリエンファシス回路であって、 第1電圧VDD及び第2電圧GNDの範囲で駆動され、前記第1プリエンファシス制御信号Con1及び第2プリエンファシス制御信号Con2に応じて生成した第1プリエンファシス出力電流を前記出力ドライバの第1出力ノードN1に出力する第1プリエンファシス回路;及び 前記第1電圧VDD及び第2電圧GNDの範囲で駆動され、前記第3プリエンファシス制御信号Con3及び第4プリエンファシス制御信号Con4に応じて生成した第2プリエンファシス出力電流を前記出力ドライバの第2出力ノードN2に出力する第2プリエンファシス回路を含むことを特徴とするプリエンファシス回路。

IPC (5件)：

H03K 19/0175 ( 200 6.01) ,  H04B 3/04 ( 200 6.01) ,  H03K 19/0948 ( 200 6.01) ,  H04L 25/03 ( 200 6.01) ,  H04L 25/02 ( 200 6.01)

FI (7件)：

H03K 19/00 101 F ,  H04B 3/04 C ,  H03K 19/00 101 Q ,  H03K 19/094 B ,  H04L 25/03 C ,  H04L 25/02 V ,  H04L 25/02 S