特許
J-GLOBAL ID:201303018647177284
絶縁埋め込み層に帯電領域を有する基板
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人 谷・阿部特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2013-041959
公開番号(公開出願番号):特開2013-149991
出願日: 2013年03月04日
公開日(公表日): 2013年08月01日
要約:
【課題】低コストで1Tメモリの保持時間を増加することができる半導体構造を提供する。【解決手段】本発明は半導体構造であって、ベースウエハ(1)と、絶縁層(2)と、上端半導体層(3)と、イメージセンサーデバイスとを順次含み、絶縁層(2)は少なくとも電荷密度が絶対値で1010charges/cm2の領域を含むことを特徴とする。【選択図】図3
請求項(抜粋):
ベースウエハ(1)と、絶縁層(2)と、上端半導体層(3)を順次含む基板と、
前記上端半導体層(3)の上に、イメージセンサーデバイスと
を含み、前記絶縁層(2)は少なくとも電荷密度が絶対値で1010charges/cm2の領域を含むことを特徴とする半導体構造。
IPC (5件):
H01L 21/824
, H01L 27/108
, H01L 27/105
, H01L 21/02
, H01L 27/12
FI (4件):
H01L27/10 321
, H01L27/10 671C
, H01L27/10 444A
, H01L27/12 B
Fターム (13件):
5F083AD02
, 5F083AD69
, 5F083FR05
, 5F083GA05
, 5F083GA28
, 5F083HA02
, 5F083JA04
, 5F083JA15
, 5F083PR00
, 5F083PR21
, 5F083PR33
, 5F083PR36
, 5F083ZA20
引用特許:
前のページに戻る