特許
J-GLOBAL ID:201303018817242000

プリント回路基板及びその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 加藤 公延 ,  大島 孝文
公報種別:公開公報
出願番号(国際出願番号):特願2012-249003
公開番号(公開出願番号):特開2013-138181
出願日: 2012年11月13日
公開日(公表日): 2013年07月11日
要約:
【課題】本発明は、熱硬化性半田レジストインクがグランド層に塗布されたプリント回路基板及びその製造方法に関する。【解決手段】本発明によるプリント回路基板は、ベース基板と、前記ベース基板を貫通するビアと、前記ベース基板上に形成された回路パターンと、前記ベース基板上に形成され、電磁気的ノイズを減らすためのグランドパターンと、前記グランドパターン上に形成され、熱を発散する熱硬化型放熱半田レジスト(Solder Resist)と、前記回路パターン及び前記熱硬化型放熱半田レジストを除いて前記ベース基板上に塗布された絶縁層と、を含む。【選択図】図1
請求項(抜粋):
ベース基板と、 前記ベース基板を貫通するビアと、 前記ベース基板上に形成された回路パターンと、 前記ベース基板上に形成され、電磁気的ノイズを減らすためのグランドパターンと、 前記グランドパターン上に形成され、熱を発散する熱硬化型放熱半田レジスト(Solder Resist)と、 前記回路パターン及び前記熱硬化型放熱半田レジストを除いて前記ベース基板上に塗布された絶縁層と、 を含むプリント回路基板。
IPC (2件):
H05K 1/02 ,  H05K 3/28
FI (2件):
H05K1/02 F ,  H05K3/28 C
Fターム (17件):
5E314AA25 ,  5E314AA32 ,  5E314AA42 ,  5E314BB07 ,  5E314BB10 ,  5E314BB12 ,  5E314CC01 ,  5E314FF05 ,  5E314FF16 ,  5E314GG26 ,  5E338AA02 ,  5E338AA16 ,  5E338BB63 ,  5E338CC05 ,  5E338CC06 ,  5E338CD24 ,  5E338EE02
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る