特許
J-GLOBAL ID:201303019368377040
集積回路の設計方法、設計装置、及びプログラム
発明者:
,
,
出願人/特許権者:
代理人 (1件):
工藤 実
公報種別:公開公報
出願番号(国際出願番号):特願2012-009857
公開番号(公開出願番号):特開2013-149122
出願日: 2012年01月20日
公開日(公表日): 2013年08月01日
要約:
【課題】消費電力をなるべく低減できるように断熱リサイクル論理回路を設計する。【解決手段】断熱リサイクル論理回路の論理セルをそれぞれの論理深さに応じてM個(M≧N)の論理セル部分集合にグルーピングし、M個の論理セル部分集合のうちの少なくとも一の論理セル部分集合に属する論理セルの数が増加するように、グルーピングされた複数の論理セルのうちの少なくとも一の論理セルを移動して少なくとも一の論理セルが属する論理セル部分集合を変更する。更に、論理セル集合のそれぞれが、M個の論理セル部分集合のうちの一の論理セル部分集合又は2以上の論理セル部分集合の和集合として決定される。決定されたN個の論理セル集合にN個の電源クロック信号を割り当てる。更に、論理セル集合のそれぞれは、論理セルの数が増加された前記少なくとも一の論理セル部分集合に属する論理セルが、論理セル集合回路の第1段の論理セルになるように決定される。【選択図】図6
請求項(抜粋):
断熱リサイクル論理回路に含まれる複数の論理セルをN個(N≧3)の論理セル集合にグルーピングする工程と、
前記N個の論理セル集合にN個の電源クロック信号を割り当てる工程と、
前記複数の論理セル集合のそれぞれに割り当てられた前記電源クロック信号が、それぞれに属する論理セルで構成される論理セル集合回路に供給されるように、前記断熱リサイクル論理回路のネットリストである出力ネットリストを生成する工程
とを具備し、
前記グルーピングする工程では、前記N個の論理セル集合のうちの一であるフリップフロップ論理セル集合がフリップフロップで構成されるように前記複数の論理セルが前記論理セル集合に割り当てられ、
前記グルーピングする工程では、前記複数の論理セルのうち前記フリップフロップ論理セル集合に割り当てられていない論理セルをそれぞれの論理深さに応じてM個(M≧N)の論理セル部分集合にグルーピングし、前記M個の論理セル部分集合のうちの少なくとも一の論理セル部分集合に属する論理セルの数が増加するようにグルーピングされた前記複数の論理セルのうちの少なくとも一の論理セルを移動して前記少なくとも一の論理セルが属する論理セル部分集合を変更し、更に、前記N個の論理セル集合のうちのフリップフロップ論理セル集合以外の論理セル集合のそれぞれを、前記M個の論理セル部分集合のうちの一の論理セル部分集合又は2以上の論理セル部分集合の和集合として決定し、
前記N個の論理セル集合のうちのフリップフロップ論理セル集合以外の論理セル集合のそれぞれは、論理セルの数が増加された前記少なくとも一の論理セル部分集合に属する論理セルが、前記論理セル集合回路の第1段の論理セルになるように決定される
集積回路設計方法。
IPC (2件):
FI (5件):
G06F17/50 654M
, G06F17/50 658T
, G06F17/50 658K
, H01L21/82 C
, H01L21/82 D
Fターム (11件):
5B046AA07
, 5B046BA03
, 5F064AA04
, 5F064BB02
, 5F064BB19
, 5F064CC12
, 5F064EE52
, 5F064HH02
, 5F064HH06
, 5F064HH09
, 5F064HH11
前のページに戻る