特許

J-GLOBAL ID：201303019393924153

記憶装置とその制御方法

発明者： 澤岡 明
出願人/特許権者： 株式会社東芝
代理人 (17件)： 蔵田 昌俊 ,  高倉 成男 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2012-018761
公開番号（公開出願番号）：特開2013-156929
出願日： 2012年01月31日
公開日（公表日）： 2013年08月15日
要約：

【課題】ホストと記憶装置との間で安定な通信を可能とする記憶装置とその制御方法を提供する。【解決手段】不揮発性メモリ31は、通信の速度情報を記憶する。インターフェース42はホスト21と通信する。レジスタ42aは、インターフェース42に設けられている。制御部44は、不揮発性メモリ及びインターフェースを制御する。制御部44は、起動時、不揮発性メモリから速度情報を読み出してレジスタに設定し、インターフェースは、レジスタに設定された速度情報に基づきホストと通信する。【選択図】図1

請求項（抜粋）：

通信の速度情報を記憶する不揮発性メモリと、 ホストと通信するインターフェースと、 前記インターフェースに設けられたレジスタと、 前記不揮発性メモリ及び前記インターフェースを制御する制御部と を具備し、 前記制御部は、起動時、前記不揮発性メモリから前記速度情報を読み出して前記レジスタに設定し、 前記インターフェースは、前記レジスタに設定された前記速度情報に基づき前記ホストと通信することを特徴とする記憶装置。

IPC (2件)：

G06F 3/06 ,  G06F 13/10

FI (2件)：

G06F3/06 301 ,  G06F13/10 340B

Fターム (7件)：

5B014EB04 ,  5B014GC06 ,  5B014GD07 ,  5B065BA01 ,  5B065CA01 ,  5B065CE01 ,  5B065ZA05