特許
J-GLOBAL ID:201303020245106709

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 稲葉 良幸 ,  大貫 敏史
公報種別:公開公報
出願番号(国際出願番号):特願2013-077079
公開番号(公開出願番号):特開2013-153202
出願日: 2013年04月02日
公開日(公表日): 2013年08月08日
要約:
【課題】小型化が進んでも信頼性が低下しないような構造の半導体装置を提供する。【解決手段】電極パッド4を有する半導体基板1と、この電極パッド4と導通する通電部を有する再配線層6と、導体ポスト7と、この導体ポスト7をその周囲から支持する封止樹脂8と、導体ポスト7の頂面に形成された外部電極9とを備える。導体ポスト7は、再配線層6上で、通電部と導通しつつ、その下底面が電極パッド4をすべて覆う。そのため、電極パッド4への応力が均一になり、電極パッド4直上の再配線層6の劣化を防止することができる。【選択図】図1
請求項(抜粋):
所定の電子回路と導通する電極パッドが形成された半導体基板と、 この半導体基板上で前記電極パッドを覆い、且つ、当該電極パッドに電気的に接続される通電部を有する再配線層と、 前記再配線層上の、その下層に前記電極パッドが形成された部位に設けられ、前記通電部と導通しつつ、当該再配線層と接触する下底面の一部が前記下層の電極パッドをすべて覆う柱状の導体ポストと、 前記導体ポストの所定部位に形成された外部電極と、を備えて成る半導体装置。
IPC (1件):
H01L 23/12
FI (1件):
H01L23/12 501P
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る