特許
J-GLOBAL ID:201303020358733181
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
政木 良文
公報種別:公開公報
出願番号(国際出願番号):特願2012-008038
公開番号(公開出願番号):特開2013-149726
出願日: 2012年01月18日
公開日(公表日): 2013年08月01日
要約:
【課題】 意図しないレジスト残渣に起因する不純物がイオン注入工程において基板内部へ侵入し、異常キャリアとなって活性化するのを防ぐ。【解決手段】 半導体基板11上に、レジスト材料12からなる所定のレジストパターンを形成する工程後、かかるレジストパターンをマスクとして半導体基板内に不純物イオン15の注入を行う前に、半導体基板上のレジストパターンの形成領域外の領域に存在するレジスト残渣13を、プラズマ処理により取り除く。【選択図】 図1
請求項(抜粋):
半導体装置の製造方法であって、
半導体基板上に、レジスト材料を堆積して露光および現像処理を行い、所定のレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記半導体基板内に不純物イオン注入を行う工程と、
前記レジストパターンの形成後、前記不純物イオン注入の前に、前記半導体基板上の前記レジストパターンの形成領域外の領域に残存する前記レジスト材料をプラズマ処理により除去する工程を有することを特徴とする製造方法。
IPC (3件):
H01L 27/146
, G03F 7/42
, H01L 21/027
FI (3件):
H01L27/14 A
, G03F7/42
, H01L21/30 572A
Fターム (8件):
2H096AA25
, 2H096HA30
, 2H096LA07
, 4M118BA14
, 4M118CA04
, 4M118EA14
, 4M118FA25
, 5F146MA12
前のページに戻る