特許

J-GLOBAL ID：201303020493458905

半導体記憶装置

発明者： 藤村 朋史 ,  清水 有威
出願人/特許権者： 株式会社東芝
代理人 (19件)： 蔵田 昌俊 ,  高倉 成男 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  赤穂 隆雄 ,  井上 正 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2012-070300
公開番号（公開出願番号）：特開2013-200933
出願日： 2012年03月26日
公開日（公表日）： 2013年10月03日
要約：

【課題】高速データ転送時における信号のタイミング制御をより正確に行う。【解決手段】半導体記憶装置1は、クロックの立上がりエッジと立下がりエッジとの両方に応答して複数のデータ信号DQをそれぞれ外部に出力し、複数の第1の出力パッド24を含む複数の第1の出力回路20と、複数のデータ信号DQに同期するようにしてデータストローブ信号DQSを外部に出力し、第2の出力パッド25を含む第2の出力回路21と、複数の第1の出力回路20用の電源を外部から受ける電源パッド22-1と、第2の出力回路21用の電源を外部から受ける電源パッド22-2とを含む。第2の出力回路21は、データストローブ信号DQSのタイミングを調整する遅延素子50を含む。【選択図】 図3

請求項（抜粋）：

クロックの立上がりエッジと立下がりエッジとの両方に応答して複数のデータ信号をそれぞれ外部に出力し、前記複数のデータ信号用の複数の第1の出力パッドを含む複数の第1の出力回路と、 前記複数のデータ信号に同期するようにしてデータストローブ信号を外部に出力し、前記データストローブ信号用の第2の出力パッドを含む第2の出力回路と、 前記複数の第1の出力回路用の電源を外部から受ける第1の電源パッドと、 前記第2の出力回路用の電源を外部から受ける第2の電源パッドと、 を具備し、 前記第2の出力回路は、前記データストローブ信号のタイミングを調整する遅延素子を含み、 前記遅延素子は、前記第2の出力回路内の前記データストローブ信号のパスに挿入され、 前記遅延素子は、遅延時間が異なる複数の遅延素子から選択可能なように構成されることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 16/06

FI (3件)：

G11C17/00 613 ,  G11C17/00 631 ,  G11C17/00 636B

Fターム (7件)：

5B125BA01 ,  5B125CA01 ,  5B125CA21 ,  5B125DE20 ,  5B125EA05 ,  5B125EF03 ,  5B125FA02