特許
J-GLOBAL ID：201303021240788654
マイクロプロセッサ及びプロセッサシステム
発明者：
出願人/特許権者：
代理人 (3件)：
田中 光雄
, 田村 恭生
, 和田 充夫
公報種別：公開公報
出願番号（国際出願番号）：特願2012-057716
公開番号（公開出願番号）：特開2013-191081
出願日： 2012年03月14日
公開日（公表日）： 2013年09月26日
要約：
【課題】回転処理及びルックアップテーブルを参照する処理などの処理を、回路規模を大幅に増加させることなく高速に実行する。【解決手段】各プロセッサエレメントPE0〜PE255は、データ転送装置3に接続されたレジスタR0と、レジスタR0に接続されたPE-RAM5を備える。グローバルプロセッサ100は、各プロセッサエレメントのレジスタR0と各プロセッサエレメントのPE-RAMとの間で並列にデータ転送を行うための信号S101〜S104を出力する。データ転送装置は、各プロセッサエレメントのレジスタR0と各プロセッサエレメントのPE-RAMとの間で並列にデータ転送を行うための信号S31,S32,S33,S34を出力する。マルチプレクサ21〜24は、切換信号S3に従って、信号S101,S102,S103,S104又は信号S31,S32,S33,S34をレジスタR0とRAM101に出力する。【選択図】図1
請求項（抜粋）：
SIMD(Single Instruction Multiple Data)型のマイクロプロセッサと、上記SIMD型プロセッサとの間でデータ転送を行うデータ転送装置とを備えたプロセッサシステムのためのマイクロプロセッサであって、
上記データ転送装置に接続された第1の記憶手段と、上記第1の記憶手段に接続された第2の記憶手段とをそれぞれ備えた複数のプロセッサエレメントと、
上記各プロセッサエレメントの第1の記憶手段と上記各プロセッサエレメントの第2の記憶手段との間で並列にデータ転送を行うための所定の第1の制御信号を出力する制御手段と、
上記データ転送装置により出力された所定の第2の制御信号であって、上記第1の記憶手段と上記第2の記憶手段との間でデータ転送を行うための第2の制御信号と、上記制御手段からの上記第1の制御信号とのうちの一方を、上記データ転送装置からの切換信号に従って選択して、当該選択した制御信号を上記第1及び第2の記憶手段に出力する切換手段とを備えたことを特徴とするマイクロプロセッサ。
IPC (2件)：
FI (2件)：
Fターム (14件)：
5B057CA08
, 5B057CA12
, 5B057CA16
, 5B057CB08
, 5B057CB12
, 5B057CB16
, 5B057CD03
, 5B057CH04
, 5B057CH07
, 5B057CH11
, 5B057CH14
, 5B057DA17
, 5B057DB02
, 5B057DB09
