特許

J-GLOBAL ID：201303021582312929

半導体チップ実装基板

発明者： 鈴木 貫司
出願人/特許権者： 住友電工デバイス・イノベーション株式会社
代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2012-077226
公開番号（公開出願番号）：特開2013-207226
出願日： 2012年03月29日
公開日（公表日）： 2013年10月07日
要約：

【課題】高い放熱性を得ることが可能な半導体チップ実装基板を提供する。【解決手段】半導体チップ24が搭載されるCu層12と、Cu層16と、Mo層14と、を備え、Cu層16及びCu層12がこの順でMo層14上に設けられる、又はMo層14がCu層12とCu層16との間に配置され、Cu層12、Mo層14及びCu層16はロウ材18a及び18bにより接合され、Cu層12の、半導体チップ24からの平面的な距離が、Cu層12、Mo層14、Cu層16、ロウ材18a及び18bの厚さの合計以上である位置にのみCu層12を貫通する複数の貫通孔34aが設けられ、Cu層16の、半導体チップ24からの平面的な距離が、Cu層12、Mo層14、Cu層16、ロウ材18a及び18bの厚さの合計以上である位置にのみCu層16を貫通する複数の貫通孔34bが設けられる。【選択図】図2

請求項（抜粋）：

半導体チップが搭載される第1金属層と、 第2金属層と、 第3金属層と、を備え、 前記第2金属層及び前記第1金属層がこの順で前記第3金属層上に設けられる、又は前記第3金属層が前記第1金属層と前記第2金属層との間に配置され、 前記第1金属層、前記第2金属層及び前記第3金属層は、ロウ材により接合され、 前記第1金属層の、前記半導体チップからの平面的な距離が、前記第1金属層、前記第2金属層及び前記ロウ材それぞれの厚さの合計以上である位置にのみ前記第1金属層を貫通する複数の第1貫通孔が設けられ、 前記第2金属層の、前記半導体チップからの平面的な距離が、前記厚さの合計以上である位置にのみ前記第2金属層を貫通する複数の第2貫通孔が設けられてなることを特徴とする半導体チップ実装基板。

IPC (3件)：

H01L 23/12 ,  H01L 23/14 ,  H01L 23/36

FI (4件)：

H01L23/12 J ,  H01L23/14 M ,  H01L23/36 C ,  H01L23/12 Q

Fターム (11件)：

5F136BB00 ,  5F136DA23 ,  5F136DA27 ,  5F136DA31 ,  5F136FA03 ,  5F136FA04 ,  5F136FA33 ,  5F136FA34 ,  5F136FA82 ,  5F136FA83 ,  5F136GA02