特許
J-GLOBAL ID:201303022570097441

高レベル言語を用いるプログラマブルデバイスの構成

発明者:
出願人/特許権者:
代理人 (2件): 山本 秀策 ,  森下 夏樹
公報種別:公開公報
出願番号(国際出願番号):特願2013-022166
公開番号(公開出願番号):特開2013-165490
出願日: 2013年02月07日
公開日(公表日): 2013年08月22日
要約:
【課題】高レベル言語を用いてプログラマブルデバイスを構成する方法を提供すること。【解決手段】上記方法は、高レベル言語での記述から複数の仮想プログラマブルデバイスをコンパイルすることを含み、コンパイルすることは、プログラマブル集積回路デバイスのプログラマブルリソースから構成可能なルーティングリソースの構成をコンパイルすることと、プログラマブル集積回路デバイスのプログラマブルリソースから複数の複雑な機能ブロックの構成をコンパイルすることとを含む。【選択図】図8
請求項(抜粋):
高レベル言語を用いてプログラマブル集積回路デバイスを構成のために準備する方法であって、該方法は、 該高レベル言語での記述から複数の仮想プログラマブルデバイスをコンパイルすることを含み、該コンパイルすることは、 該プログラマブル集積回路デバイスのプログラマブルリソースから構成可能なルーティングリソースの構成をコンパイルすることと、 該プログラマブル集積回路デバイスのプログラマブルリソースから複数の複雑な機能ブロックの構成をコンパイルすることと を含む、方法。
IPC (3件):
H03K 19/177 ,  G06F 7/00 ,  G06F 17/50
FI (4件):
H03K19/177 ,  G06F7/00 204 ,  G06F17/50 654A ,  G06F17/50 656A
Fターム (10件):
5B046AA08 ,  5B046BA02 ,  5J042BA02 ,  5J042BA11 ,  5J042CA13 ,  5J042CA19 ,  5J042CA20 ,  5J042CA22 ,  5J042CA27 ,  5J042DA00
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (7件)
全件表示
引用文献:
出願人引用 (1件)
  • Intermediate fabrics: Virtual architectures for circuit portability and fast placement and routing
審査官引用 (2件)
  • Intermediate fabrics: Virtual architectures for circuit portability and fast placement and routing
  • Intermediate fabrics: Virtual architectures for circuit portability and fast placement and routing

前のページに戻る