特許
J-GLOBAL ID:201303023591065872
パッケージの製造方法、圧電振動子、発振器、電子機器および電波時計
発明者:
,
出願人/特許権者:
代理人 (3件):
久原 健太郎
, 内野 則彰
, 木村 信行
公報種別:公開公報
出願番号(国際出願番号):特願2012-021088
公開番号(公開出願番号):特開2013-161879
出願日: 2012年02月02日
公開日(公表日): 2013年08月19日
要約:
【課題】第1基板の割れや欠け等を抑制した上で、残渣を効率的に除去できるパッケージの製造方法、圧電振動子、発振器、電子機器並びに電波時計を提供する。【解決手段】貫通電極形成工程は、ベース基板用ウエハ40に厚さ方向に貫通する貫通孔21,22を形成する貫通孔形成工程と、貫通孔21,22内に金属ピン37を配置する金属ピン配置工程と、ベース基板用ウエハ40の第1面40aに沿ってスキージを走査して、貫通孔21,22内にガラスフリット38を充填する充填工程と、ガラスフリット38のうち、第1面40a上に残存している残渣38aを除去する残渣除去工程と、を有し、残渣除去工程は、ベース基板用ウエハ40の第1面40aにブラシ91を当接させた状態で、ベース基板用ウエハ40及びブラシ91のうち、少なくとも一方を回転させながら行うことを特徴とする。【選択図】図12
請求項(抜粋):
互いに接合された複数の基板との間に形成されたキャビティ内に、電子部品を封入可能なパッケージの製造方法であって、
前記複数の基板のうち、第1基板を厚さ方向に貫通し、前記キャビティの内側と前記複数の基板の外側とを導通する貫通電極を形成する貫通電極形成工程を有し、
前記貫通電極形成工程は、
前記第1基板に厚さ方向に貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔内に導電部材を配置する導電部材配置工程と、
前記第1基板の一方の面に沿ってスキージを走査して、前記貫通孔内に充填材を充填する充填工程と、
前記充填材のうち、前記一方の面上に残存している残渣を除去する残渣除去工程と、を有し、
前記残渣除去工程は、前記第1基板の前記一方の面にブラシを摺接させて行うことを特徴とするパッケージの製造方法。
IPC (6件):
H01L 23/04
, H03H 9/02
, H03H 9/10
, H03H 3/02
, H03B 5/32
, H01L 23/48
FI (8件):
H01L23/04 E
, H03H9/02 A
, H03H9/02 K
, H03H9/02 L
, H03H9/10
, H03H3/02 C
, H03B5/32 H
, H01L23/48 Q
Fターム (21件):
5J079AA03
, 5J079AA04
, 5J079BA44
, 5J079HA06
, 5J079HA22
, 5J079HA25
, 5J079KA05
, 5J108BB01
, 5J108BB02
, 5J108CC06
, 5J108EE03
, 5J108EE07
, 5J108EE18
, 5J108FF11
, 5J108GG03
, 5J108GG07
, 5J108GG17
, 5J108JJ04
, 5J108KK02
, 5J108KK04
, 5J108MM01
前のページに戻る