特許
J-GLOBAL ID：201303024228803027
半導体装置および製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
矢野 敏雄
, 久野 琢也
, アインゼル・フェリックス=ラインハルト
公報種別：特許公報
出願番号（国際出願番号）：特願2001-517433
特許番号：特許第4778176号
出願日： 2000年07月08日
請求項（抜粋）：
【請求項1】 半導体装置の製造方法であって、
第1のステップで、少なくとも2つの部分層を有する第1の層(2,3)を半導体ウェハ(1)に設け、
ここで前記第1の部分層(2)は前記第2の部分層(3)の上に被着され、当該2つの部分層は第1の導電型を有し、
前記第1の部分層は第1のドーパント濃度を有し、
前記第2の部分層は該第1のドーパント濃度より低い第2のドーパント濃度を有し、
次のステップで、前記第1の部分層を貫通して前記第2の部分層の中にまで達する溝(10)を前記第1の層に形成し、
さらなるステップで、第2の導電型のドーパントをウェハの表面に導入し、前記第1の部分層の一部分の導電型と前記第2の部分層の一部分の導電型とを変え、第2の層(20)を形成し、
さらなるステップで、金属化層(21,22)を前記ウェハの表面および裏面に被着させる形式の方法において、
さらなるステップでは、各チップがその内側に少なくとも1つの溝(10)を有するように、溝に沿ってウェハを個々のチップに分割する、ことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/329 ( 200 6.01)
, H01L 29/861 ( 200 6.01)
H01L 29/91 B
, H01L 29/91 D
