半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：きさらぎ国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2012-052534
公開番号（公開出願番号）：特開2013-187436
出願日： 2012年03月09日
公開日（公表日）： 2013年09月19日
要約：

【課題】回路面積を削減することのできる半導体装置を提供する。【解決手段】一の実施の形態に係る半導体装置100は、第1ゲート電極、第1バックゲート電極、及び第1ソース電極が電源端子1に接続され、第1ドレイン電極が入出力端子に接続された第1導電型の第1トランジスタ10と、第2ゲート電極、第2バックゲート電極、及び第2ソース電極が接地端子3に接続され、第2ドレイン電極が電源端子1に接続された第2導電型の第2トランジスタ20と、アノードが接地端子3に接続され、カソードが入出力端子2に接続されたダイオード30とを備える。【選択図】図1

請求項（抜粋）：

第1ゲート電極、第1バックゲート電極、及び第1ソース電極が電源端子に接続され、第1ドレイン電極が入出力端子に接続された第1導電型の第1トランジスタと、第2ゲート電極、第2バックゲート電極、及び第2ソース電極が接地端子に接続され、第2ドレイン電極が前記電源端子に接続された第2導電型の第2トランジスタと、アノードが前記接地端子に接続され、カソードが前記入出力端子に接続されたダイオードと、前記電源端子と前記接地端子との間に設けられ、前記入出力端子から信号が入力されるインバータと、前記入出力端子と前記インバータとの間に設けられた保護抵抗とを備えた半導体装置であって、第1導電型の半導体基板を備え、前記半導体基板に第2導電型の第1拡散層と、第2導電型の第2拡散層が形成され、前記第2拡散層には、第1導電型の第3拡散層が形成され、前記第1トランジスタは、前記第1拡散層内に第1チャネル領域を介して形成された第1導電型の第1ソース拡散層及び第1ドレイン拡散層、前記第1ソース拡散層及び前記第1ドレイン拡散層にそれぞれ接続された前記第1ソース電極及び前記第1ドレイン電極、前記第1拡散層に接続された前記第1バックゲート電極、及び前記第1チャネル領域の上に絶縁膜を介して設けられた前記第1ゲート電極を有するよう構成され、前記第2トランジスタは、前記第3拡散層内に第2チャネル領域を介して形成された第2導電型の第2ソース拡散層及び第2ドレイン拡散層、前記第2ソース拡散層及び前記第2ドレイン拡散層にそれぞれ接続された前記第2ソース電極及び前記第2ドレイン電極、前記第3拡散層に接続された前記第2バックゲート電極、及び前記第2チャネル領域の上に絶縁膜を介して設けられた前記第2ゲート電極を有するよう構成され、前記ダイオードは、前記第2拡散層に接続されたカソード電極及び前記第3拡散層に接続されたアノード電極を有するよう構成され、前記第2拡散層と前記第3拡散層との間に形成された寄生ダイオードであり、前記第2バックゲート電極及び前記アノード電極は、共通の電極として形成されていることを特徴とする半導体装置。

IPC (5件)：

H01L 27/06 , H01L 21/823 , H01L 27/092 , H01L 21/822 , H01L 27/04

FI (5件)：

H01L27/06 311B , H01L27/06 311C , H01L27/06 311A , H01L27/08 321H , H01L27/04 H

Fターム (18件)：

5F038BH02 , 5F038BH04 , 5F038BH06 , 5F038BH07 , 5F038BH15 , 5F038EZ20 , 5F048AA01 , 5F048AA02 , 5F048BE02 , 5F048BE04 , 5F048BE09 , 5F048BF18 , 5F048CC01 , 5F048CC06 , 5F048CC09 , 5F048CC13 , 5F048CC15 , 5F048CC19

前のページに戻る