特許
J-GLOBAL ID:201303024505266450
分周回路、及び分周回路を用いた半導体装置
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2012-119536
公開番号(公開出願番号):特開2013-009368
出願日: 2012年05月25日
公開日(公表日): 2013年01月10日
要約:
【課題】消費電力を抑え、占有面積が小さい半導体装置を提供する。【解決手段】フリップフロップ回路を構成するトランジスタに、チャネルが酸化物半導体に形成されるトランジスタを用いることで、トランジスタ数を低減し、消費電力が少なく、占有面積が小さい分周回路を実現する。また、該分周回路を用いることで、動作が安定し、信頼性の高い半導体装置を実現することができる。【選択図】図1
請求項(抜粋):
第1のインバータと第2のインバータを有し、
p型トランジスタである第1のトランジスタ及び第5のトランジスタと、
n型トランジスタである第2乃至第4のトランジスタ及び第6乃至第8のトランジスタと、を有し、
前記第1のトランジスタ、及び前記第5のトランジスタのソースまたはドレインの一方は、
第1の電源に電気的に接続され、
前記第1のトランジスタのソースまたはドレインの他方は、前記第2のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの他方は、第3のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第5のトランジスタのソースまたはドレインの他方は、前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第6のトランジスタのソースまたはドレインの他方は、第7のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第3のトランジスタのソースまたはドレインの他方と、前記第7のトランジスタのソースまたはドレインの他方は、第2の電源に電気的に接続され、
前記第1のトランジスタのゲートと、前記第2のトランジスタのゲートは、前記第8のトランジスタのゲートと、前記第1のインバータの入力と電気的に接続され
前記第8のトランジスタのソースまたはドレインの一方は、前記第1のトランジスタのソースまたはドレインの他方と、前記第2のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第8のトランジスタのソースまたはドレインの他方は、前記第7のトランジスタのゲートに電気的に接続され、
前記第2のインバータの入力は、前記第5のトランジスタのソースまたはドレインの他方と、前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のインバータの出力は、前記第4のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第4のトランジスタのソースまたはドレインの他方は、前記第3のトランジスタのゲートと電気的に接続され、
前記第1のインバータの出力は、前記第4のトランジスタのゲートと、前記第5及び前記第6のトランジスタのゲートと電気的に接続されていることを特徴とする分周回路。
IPC (2件):
FI (3件):
H03K23/00 C
, H03K23/00 D
, G06F1/04 320Z
Fターム (2件):
引用特許:
出願人引用 (6件)
-
特開昭52-014341
-
特開昭56-096532
-
特開昭51-003163
全件表示
審査官引用 (6件)
-
特開昭52-014341
-
特開昭56-096532
-
特開昭51-003163
全件表示
前のページに戻る