特許

J-GLOBAL ID：201303025133122878

均等化制御回路及び当該均等化制御回路を備えた蓄電装置ならびに均等化制御時間演算方法及び劣化判定方法

発明者： 大橋 和寛
出願人/特許権者： JMエナジー株式会社
代理人 (1件)： 特許業務法人SSINPAT
公報種別：公開公報
出願番号（国際出願番号）：特願2013-058041
公開番号（公開出願番号）：特開2013-226034
出願日： 2013年03月21日
公開日（公表日）： 2013年10月31日
要約：

【課題】蓄電セルのセル電圧に対する容量の違いを考慮してセル電圧の均等化制御を行うことで、均等化制御後にセル間の電圧差が生じることがなく、均等化制御を行う頻度を減らすことができる均等化制御回路を提供する。【解決手段】複数の蓄電セルに対してそれぞれ並列に接続された均等化制御用抵抗及び均等化制御用スイッチと、複数の蓄電セルのセル電圧をそれぞれ検出するためのセル電圧検出回路と、均等化制御スイッチを制御するための均等化セル選択回路と、均等化セル選択回路を制御するための演算処理装置とを備え、演算処理装置は、測定された複数の蓄電セルのセル電圧と、事前に演算処理装置に記憶された蓄電セルのセル電圧と容量の関係を示す調整時間演算用データとに基づいて調整時間を演算し、蓄電セルのうち均等化制御を行う調整対象セルに対して並列に接続された均等化制御スイッチを、調整時間だけ入状態とすることによって均等化制御を行う。【選択図】図1

請求項（抜粋）：

複数の蓄電セルを含む蓄電装置において、複数の蓄電セルのセル電圧を均等化させる均等化制御回路であって、 前記複数の蓄電セルに対してそれぞれ並列に接続された均等化制御用抵抗及び均等化制御用スイッチと、 前記複数の蓄電セルのセル電圧をそれぞれ検出するためのセル電圧検出回路と、 前記均等化制御スイッチを制御するための均等化セル選択回路と、 前記均等化セル選択回路を制御するための演算処理装置と、を備え、 前記演算処理装置は、前記セル電圧検出回路によって測定された前記複数の蓄電セルのセル電圧と、事前に演算処理装置に記憶された蓄電セルのセル電圧と容量の関係を示す調整時間演算用データとに基づいて、前記蓄電セルの均等化制御のための調整時間を演算し、 前記蓄電セルのうち均等化制御を行う調整対象セルに対して並列に接続された前記均等化制御スイッチを、前記調整時間だけ入状態とすることによって均等化制御を行うように構成されていることを特徴とする均等化制御回路。

IPC (7件)：

H02J 7/02 ,  H02J 7/00 ,  H01M 10/42 ,  H01M 10/48 ,  H01M 10/44 ,  H01G 11/00 ,  H01G 13/00

FI (8件)：

H02J7/02 H ,  H02J7/00 Y ,  H01M10/42 P ,  H01M10/48 P ,  H01M10/44 P ,  H01G9/00 301Z ,  H01G13/00 361Z ,  H01G13/00 361C

Fターム (16件)：

5E078AB06 ,  5E082MM36 ,  5G503AA01 ,  5G503BA03 ,  5G503BB02 ,  5G503BB03 ,  5G503CA11 ,  5G503EA08 ,  5G503HA01 ,  5H030AS20 ,  5H030BB01 ,  5H030BB21 ,  5H030FF41 ,  5H030FF43 ,  5H030FF44 ,  5H030FF52