特許
J-GLOBAL ID：201303026415019766
共有されるエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するためのシステム、方法および装置
発明者：
,
出願人/特許権者：
代理人 (3件)：
伊東 忠重
, 伊東 忠彦
, 大貫 進介
公報種別：公開公報
出願番号（国際出願番号）：特願2012-270332
公開番号（公開出願番号）：特開2013-065347
出願日： 2012年12月11日
公開日（公表日）： 2013年04月11日
要約：
【課題】共有されるエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するためのシステム、方法および装置を提供する。【解決手段】メモリ・システム100は、ホスト110とメモリ・デバイス120との間でデータを転送するためにデータ・フレームを使用する。いくつかの場合には、システムは(別個のビット・レーンを介してではなく)データ・フレーム内で一つまたは複数のデータ・マスク・ビットも転送してもよい。システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム(巡回冗長符号すなわちCRCのような)を生成してもよい。いくつかの実施形態では、データ・ビット、データ・マスク・ビットおよびチェックサム・ビットは共通フレームにおいて転送される。【選択図】図1
請求項（抜粋）：
集積回路であって:
当該集積回路からメモリ・デバイスに転送されるべきフレームについてエラー・ビット・カバレッジが有効にされているかどうかを示す論理と;
エラー・ビット・カバレッジが有効にされている場合、前記フレームをカバーするよう、複数のデータ・ビットおよび対応する複数のデータ・マスク・ビットに基づいてエラー・ビット・チェックサムを生成するエラー・ビット生成論理であって、前記データ・マスク・ビットは、書き込みデータの少なくとも一部が一つまたは複数のデータ・マスク・ビットを使ってマスクされる部分書き込み動作において利用される、エラー・ビット生成論理と;
前記フレームを生成するフレーム処理論理とを有しており、前記フレーム処理論理は、複数のデータ・ビット、複数のデータ・マスク・ビットおよび対応するエラー・ビット・チェックサムをもつ第一のフレーム型を含むいくつかの異なるフレーム型に基づいて前記フレームを生成できる、
集積回路。
IPC (3件)：
G06F 12/16
, G06F 12/04
, G06F 11/10
G06F12/16 320B
, G06F12/04 520A
, G06F11/10 310B
5B001AA14
, 5B001AB01
, 5B001AD08
, 5B018GA01
, 5B018HA11
, 5B018MA01
, 5B018NA02
, 5B018QA16
, 5B060DA05
, 5B060MB09
