特許
J-GLOBAL ID:201303027356219892

チップ型積層キャパシタ

発明者:
出願人/特許権者:
代理人 (2件): 加藤 公延 ,  大島 孝文
公報種別:公開公報
出願番号(国際出願番号):特願2012-140830
公開番号(公開出願番号):特開2013-008973
出願日: 2012年06月22日
公開日(公表日): 2013年01月10日
要約:
【課題】本発明は、小型化及び高容量化を具現すると共に電源の印加時に内部電極間に生じる振動音を低減することができるチップ型積層キャパシタに関する。【解決手段】本発明の一実施形態によるチップ型積層キャパシタは、グレインの平均粒径の10倍以上で3μm以下の厚さで形成される誘電体層を含むセラミック本体と、上記セラミック本体の長さ方向の両端部面に形成される第1及び第2の外部電極と、上記第1及び第2の外部電極から上記セラミック本体の長さ方向内側のL-W平面上に伸びて形成され相違する長さを有する第1及び第2のバンド部と、上記第1及び第2の外部電極から上記セラミック本体の長さ方向内側のL-T平面上に伸びて形成され相違する長さを有する第3及び第4のバンド部と、を含むことができる。【選択図】図2
請求項(抜粋):
グレインの平均粒径の10倍以上で3μm以下の厚さで形成される誘電体層を含むセラミック本体と、 前記セラミック本体の長さ方向の両端部面に形成される第1及び第2の外部電極と、 前記第1及び第2の外部電極から前記セラミック本体の長さ方向内側のL-W平面上に伸びて形成され、相違する長さを有する第1及び第2のバンド部と、 前記第1及び第2の外部電極から前記セラミック本体の長さ方向内側のL-T平面上に伸びて形成され、相違する長さを有する第3及び第4のバンド部と、 を含む、チップ型積層キャパシタ。
IPC (2件):
H01G 4/232 ,  H01G 4/30
FI (2件):
H01G4/12 352 ,  H01G4/30 301B
Fターム (5件):
5E001AB03 ,  5E001AF02 ,  5E082AB03 ,  5E082GG10 ,  5E082PP10
引用特許:
審査官引用 (2件)

前のページに戻る