固体撮像素子の製造方法、固体撮像素子、および電子機器

発明者： , , , ,
出願人/特許権者：
代理人 (2件)：松尾憲一郎 , 市川泰央
公報種別：公開公報
出願番号（国際出願番号）：特願2011-169431
公開番号（公開出願番号）：特開2013-033864
出願日： 2011年08月02日
公開日（公表日）： 2013年02月14日
要約：

【課題】入射光の反射防止のための微細凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得る。【解決手段】単結晶からなる半導体基板の表面に、半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、保護膜を選択的に除去する第3の工程と、第3の工程により選択的に除去された後に残存する保護膜をマスクとするウェットエッチングにより、半導体基板をエッチング加工することで、半導体基板の表面に所定のピッチで配列される凹凸構造を形成する第4の工程と、第4の工程により凹凸構造を形成した後、半導体基板上に残存する保護膜を除去する第5の工程とを含む固体撮像素子の製造方法。【選択図】図8

請求項（抜粋）：

単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、前記第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第3の工程と、前記第3の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第4の工程と、前記第4の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第5の工程と、を含む、固体撮像素子の製造方法。

IPC (4件)：

H01L 27/14 , H01L 31/10 , H04N 5/369 , G02B 5/20

FI (4件)：

H01L27/14 D , H01L31/10 A , H04N5/335 690 , G02B5/20 101

Fターム (35件)：

2H048BA02 , 2H048BA64 , 2H048BB02 , 2H048BB06 , 2H048BB46 , 4M118AA10 , 4M118AB01 , 4M118BA14 , 4M118CA04 , 4M118CA32 , 4M118CA34 , 4M118CB13 , 4M118FA06 , 4M118FA25 , 4M118GA02 , 4M118GB09 , 4M118GC08 , 4M118GD04 , 5C024CX01 , 5C024CY47 , 5C024EX43 , 5C024EX52 , 5F049MA02 , 5F049MB03 , 5F049NA04 , 5F049NB05 , 5F049PA14 , 5F049QA03 , 5F049RA02 , 5F049RA08 , 5F049SE05 , 5F049SS03 , 5F049SS08 , 5F049SZ03 , 5F049SZ13

前のページに戻る