特許
J-GLOBAL ID：201303030815179735
情報処理装置、プロセッサ及びプリフェッチ方法
発明者：
出願人/特許権者：
代理人 (1件)：
家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2012-082204
公開番号（公開出願番号）：特開2013-210955
出願日： 2012年03月30日
公開日（公表日）： 2013年10月10日
要約：
【課題】過度のプリフェッチ命令の生成・実行を抑制しつつ、プリフェッチの精度を向上すること。【解決手段】本発明にかかる情報処理装置9は、メインメモリ90と、キャッシュメモリ91と、メインメモリ90に格納されたデータをロードするロード命令を含む、メインメモリ90へのアクセスに関する複数の命令を発行する命令発行部92と、命令発行部92から発行された命令の実行順序を決定し、決定した実行順序で命令を出力する命令制御部93と、命令制御部93から出力された命令を実行する命令実行部94を備える。命令制御部93は、ロード命令が先に発行された命令を追い越せないと判定した場合に、ロード命令によってロードするデータのプリフェッチ命令を生成して出力する。命令実行部94は、命令制御部93から出力されたプリフェッチ命令に基づいて、メインメモリに格納されたデータをキャッシュメモリにプリフェッチする。【選択図】図4
請求項（抜粋）：
データが格納されるメインメモリと、
前記データがキャッシュされるキャッシュメモリと、
前記メインメモリに格納されたデータをロードするロード命令を含む、前記メインメモリへのアクセスに関する複数の命令を発行する命令発行部と、
前記命令発行部から発行された命令の実行順序を決定し、決定した実行順序で前記命令を出力する命令制御部と、
前記命令制御部から出力された命令を実行する命令実行部と、を備え、
前記命令制御部は、前記ロード命令が先に発行された命令を追い越せるか否かを判定し、前記ロード命令が先に発行された命令を追い越せないと判定した場合に、前記ロード命令によってロードするデータのプリフェッチ命令を生成して出力し、
前記命令実行部は、前記命令制御部から出力されたプリフェッチ命令に基づいて、前記メインメモリに格納されたデータを前記キャッシュメモリにプリフェッチする、
情報処理装置。
IPC (2件)：
FI (3件)：
G06F9/38 310A
, G06F12/08 505B
, G06F9/38 350A
5B005MM01
, 5B005NN22
, 5B013AA05
, 5B013CC03
