特許
J-GLOBAL ID：201303031682830728

遊技機

発明者：
矢次 譲

矢次 譲 について


出願人/特許権者：
株式会社藤商事

株式会社藤商事 について


代理人 (2件)： 野中 誠一 ,  磯邉 毅
公報種別：公開公報
出願番号（国際出願番号）：特願2011-131938
公開番号（公開出願番号）：特開2013-000201
出願日： 2011年06月14日
公開日（公表日）： 2013年01月07日
要約：
【課題】動作状態に対応してセキュリティ動作を変更することができ、メモリ回路のハードウェア設計を画一化することもできる遊技機を提供する。【解決手段】主制御部21は、任意のタイミングで開始アドレスと終了アドレスを設定して、RAMのアクセス禁止領域を設定可能な禁止設定手段(ST2)と、アクセス禁止領域へのアクセスを許可状態又は禁止状態に制御可能なアクセス制御手段CTLと、アクセス制御手段によってアクセスが禁止状態に制御されている状態においてRAMの禁止領域にアクセスされたことを検出してCPUを強制リセットする第1の異常リセット手段51と、ROMの使用領域以外がアクセスされことを検出して、CPUを強制リセットする第2の異常リセット手段50と、RAMへのデータ書込み動作を画一的に禁止状態又は許可状態に制御可能な書込み制御手段INHと、を有する。【選択図】図5
請求項（抜粋）：
所定の遊技動作の発生を示す検出信号に起因して抽選処理を実行し、遊技者に有利な遊技状態を発生させるか否かを決定する主制御部を有する遊技機であって、 前記主制御部は、制御プログラムやデータを不揮発的に記憶するROMと、作業データを揮発的に記憶するRAMと、ROMの制御プログラムに基づいて動作するCPUと、を内蔵するワンチップマイコンを有して構成されると共に、 任意のタイミングで開始アドレスと終了アドレスを設定して、RAMのアクセス禁止領域を設定可能な禁止設定手段と、 アクセス禁止領域へのアクセスを許可状態又は禁止状態に制御可能なアクセス制御手段と、 アクセス制御手段によってアクセスが禁止状態に制御されている状態においてRAMの禁止領域にアクセスされたことを検出してCPUを強制リセットする第1の異常リセット手段と、 ROMの使用領域以外がアクセスされことを検出して、CPUを強制リセットする第2の異常リセット手段と、 RAMへのデータ書込み動作を画一的に禁止状態又は許可状態に制御可能な書込み制御手段と、 を有して構成されていることを特徴とする遊技機。
IPC (1件)：
A63F 7/02
FI (2件)：
A63F7/02 326Z ,  A63F7/02 334
Fターム (2件)：
2C088BC30 ,  2C088BC45
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM