特許

J-GLOBAL ID：201303032904093383

半導体装置の製造方法

発明者： 北村 義裕
出願人/特許権者： エルピーダメモリ株式会社
代理人 (3件)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2012-085261
公開番号（公開出願番号）：特開2013-214680
出願日： 2012年04月04日
公開日（公表日）： 2013年10月17日
要約：

【課題】銅欠陥の発生を低減する。【解決手段】半導体基板上に形成された溝を有する絶縁膜上に銅膜を被着する工程と、窒素を含む雰囲気中で半導体基板を熱処理する第1の熱処理工程と、絶縁膜上の銅膜を除去して溝内に銅膜を残す工程と、水素を含む雰囲気中で半導体基板を第1の熱処理工程の温度よりも高い温度である200°C以上300°C以下の範囲の温度で熱処理する第2の熱処理工程と、を備えることを特徴とする半導体装置の製造方法。【選択図】図3

請求項（抜粋）：

半導体基板上に形成された、溝を有する絶縁膜上に銅膜を被着する工程と、 窒素を含む雰囲気中で前記半導体基板を熱処理する第1の熱処理工程と、 前記絶縁膜上の銅膜を除去して前記溝内に銅膜を残す工程と、 水素を含む雰囲気中で、前記半導体基板を前記第1の熱処理工程の温度よりも高い温度である200°C以上300°C以下の範囲の温度で熱処理する第2の熱処理工程と、 を備えることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/320 ,  H01L 21/768 ,  H01L 23/532

FI (1件)：

H01L21/88 M

Fターム (30件)：

5F033HH11 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ73 ,  5F033QQ84 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033TT02 ,  5F033WW00 ,  5F033WW03 ,  5F033XX00 ,  5F033XX16