特許
J-GLOBAL ID：201303033746547297
乱数生成装置、および暗号処理装置
発明者：
,
,
出願人/特許権者：
代理人 (5件)：
宮田 正昭
, 山田 英治
, 澤田 俊夫
, 佐々木 榮二
, 特許業務法人大同特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-045016
公開番号（公開出願番号）：特開2013-182097
出願日： 2012年03月01日
公開日（公表日）： 2013年09月12日
要約：
【課題】短時間でランダム性の高い乱数生成を実現する乱数生成装置を提供する。【解決手段】インバータまたはNAND素子を複数、直列接続した複数のインバータチェーンと、複数のインバータチェーン各々の出力を入力して入力値に対する排他的論理和(XOR)演算を実行するXOR素子と、XOR素子の出力を、サンプリングクロックに応じて出力する出力制御部を有し、XOR素子の生成したXOR演算結果を複数のインバータチェーンにフィードバック入力し、出力制御部の出力信号を乱数として出力する。この構成により、高速な発振周期を持つXOR素子出力に基づいて短時間でランダム性の高い乱数の生成、出力を行うことが可能となる。【選択図】図3
請求項（抜粋）：
インバータまたはNAND素子を複数、直列接続した複数のインバータチェーンと、
前記複数のインバータチェーン各々の出力を入力して、入力値に対する排他的論理和(XOR)演算を実行する排他的論理和(XOR)素子と、
前記排他的論理和(XOR)素子の出力を、サンプリングクロックに応じて出力する出力制御部を有し、
前記排他的論理和(XOR)素子の生成した排他的論理和(XOR)演算結果を前記複数のインバータチェーンにフィードバック入力し、前記出力制御部の出力信号を乱数として出力する乱数生成装置。
IPC (2件)：
FI (2件)：
G09C1/00 650B
, G06F7/58 A
