特許

J-GLOBAL ID：201303034079733814

利得制御増幅器及びそのオフセット低減方法

発明者： 喜岡 隆一 ,  佐藤 廉志
出願人/特許権者： ルネサスエレクトロニクス株式会社 ,  大日本印刷株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2012-108158
公開番号（公開出願番号）：特開2013-236294
出願日： 2012年05月10日
公開日（公表日）： 2013年11月21日
要約：

【課題】利得制御電圧に応じて利得を変化させる際に、増幅動作を停止させることなく、利得の変化に依存して変化するオフセット電圧を低減する。【解決手段】実施の形態に係る利得制御増幅器は、利得制御電圧に応じて電流が変化するトランジスタM1と、トランジスタM1からの電流を分配する入力トランジスタ対M2、M3と、入力トランジスタ対M2、M3のドレインに接続されるカレントミラーを構成するロードトランジスタ対M4、M6とを有する差動増幅器と、利得制御電圧に応じて電流が変化するトランジスタM7及び定電流源(I2)により決定されたアイドリング電流を用いて、入力トランジスタ対(M2、M3)のオフセット電圧を補正するトランジスタM5を有する補正回路とを備える。【選択図】図1

請求項（抜粋）：

利得制御電圧に応じて利得を変化させる利得制御回路と、 前記利得制御電圧に応じて、前記利得制御回路の利得の変化に依存して変化するオフセット電圧を補正する補正回路と、 を備える利得制御増幅器。

IPC (3件)：

H03F 3/34 ,  H03G 3/10 ,  H03F 3/45

FI (3件)：

H03F3/34 A ,  H03G3/10 B ,  H03F3/45 A

Fターム (23件)：

5J100AA00 ,  5J100BA05 ,  5J100BB21 ,  5J100BC02 ,  5J100CA19 ,  5J100EA02 ,  5J500AA01 ,  5J500AA12 ,  5J500AC13 ,  5J500AF00 ,  5J500AH10 ,  5J500AH17 ,  5J500AH25 ,  5J500AK00 ,  5J500AK01 ,  5J500AK02 ,  5J500AK05 ,  5J500AK09 ,  5J500AK12 ,  5J500AK47 ,  5J500AM08 ,  5J500AM21 ,  5J500AT02