特許

J-GLOBAL ID：201303035574363175

半導体デバイスおよびその製造方法

発明者： 佐藤 義浩
出願人/特許権者： 次世代パワーデバイス技術研究組合
代理人 (2件)： アインゼル・フェリックス=ラインハルト ,  茜ヶ久保 公二
公報種別：公開公報
出願番号（国際出願番号）：特願2012-121294
公開番号（公開出願番号）：特開2013-247297
出願日： 2012年05月28日
公開日（公表日）： 2013年12月09日
要約：

【課題】キャップ層と電極との間に優れた電界緩和構造を形成できると共に、再現性の優れたエッチングを可能にし、寸法精度の高い段差構造を形成することができる半導体デバイスを提供する。【解決手段】半導体デバイス1は、基板2と、該基板上に形成されたバッファ層3と、バッファ層3上に積層されたGaN層4と、GaN層4上に積層され、GaNとヘテロ接合された他のGaN系化合物を含むAlGaN層5と、AlGaN層5上に積層されたキャップ層構造7とを備えている。キャップ層構造7は、GaN層8と、GaN層8上に積層され、アモルファス半導体からなるエッチングストップ層9と、エッチングストップ層9に積層されたGaN層10とで構成されている。このキャップ層構造7は、ショットキー電極11との接合面側に、エッチングストップ層9の端部9aとGaN層10の端面10aとで形成される段付き部12を有している。【選択図】図1

請求項（抜粋）：

基板と、 前記基板上に積層され、GaN系化合物を含む第1半導体層と、 前記第1半導体層上に積層され、前記GaN系化合物とヘテロ接合された他のGaN系化合物を含む第2半導体層と、 前記第2半導体層上に積層されたキャップ層構造と、 前記第2半導体層の表面に形成され、かつ前記キャップ層の一方側に設けられたショットキー電極と、 前記第2半導体層の表面に形成され、かつ前記キャップ層構造に関して前記ショットキー電極の反対側に配置された第1オーミック電極とを備え、 前記キャップ層構造は、 GaN系化合物を含む第3半導体層と、前記第3半導体層上に積層され、アモルファス半導体からなるエッチングストップ層とで構成されるキャップ層ユニットの少なくとも1つと、 前記エッチングストップ層上に段差構造を有して積層され、GaN系化合物を含む第4半導体層と、を有することを特徴とする半導体デバイス。

IPC (3件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812

FI (1件)：

H01L29/80 H

Fターム (20件)：

5F102FA00 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR10 ,  5F102GR11 ,  5F102GS04 ,  5F102GV05 ,  5F102HC11 ,  5F102HC19 ,  5F102HC21