特許
J-GLOBAL ID：201303035641178167

電子装置

発明者：
中村 俊浩

中村 俊浩 について

, 
佐川 治秀

佐川 治秀 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 特許業務法人ゆうあい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-026231
公開番号（公開出願番号）：特開2013-165106
出願日： 2012年02月09日
公開日（公表日）： 2013年08月22日
要約：
【課題】一面にMoよりなるメタライズを有するセラミック基板と、このメタライズ上に接続された厚膜抵抗体とを有する電子装置において、ファインライン化を実現しつつ、メタライズ表面上に厚膜抵抗体を適切に接続できるようにする。【解決手段】セラミック基板10と、セラミック基板の一面11に設けられたMoよりなるメタライズ21と、セラミック基板の一面側にてメタライズ上に接続された厚膜抵抗体30と、を備え、メタライズの表面には、メタライズ側から順次、Niめっき層22、Pdめっき層23、Cuめっき層24が積層されており、Cuめっき層の表面に、厚膜抵抗体が直接接続されている。【選択図】図1
請求項（抜粋）：
セラミック基板(10)と、 前記セラミック基板の一面(11)に設けられたMoよりなるメタライズ(21)と、 前記セラミック基板の一面側にて前記メタライズ上に接続された厚膜抵抗体(30)と、を備え、 前記メタライズの表面には、前記メタライズ側から順次、Niめっき層(22)、Pdめっき層(23)、Cuめっき層(24)が積層されており、 前記Cuめっき層の表面に、前記厚膜抵抗体が直接接続されていることを特徴とする電子装置。
IPC (4件)：
H05K 3/24 ,  H01C 7/00 ,  H01C 1/14 ,  H05K 1/09
FI (4件)：
H05K3/24 C ,  H01C7/00 H ,  H01C1/14 Z ,  H05K1/09 B
Fターム (35件)：
4E351AA07 ,  4E351BB01 ,  4E351BB05 ,  4E351BB31 ,  4E351BB33 ,  4E351BB36 ,  4E351CC06 ,  4E351CC07 ,  4E351CC11 ,  4E351DD04 ,  4E351DD17 ,  4E351DD19 ,  4E351DD20 ,  4E351DD35 ,  4E351DD38 ,  4E351GG20 ,  5E028AA06 ,  5E028BA04 ,  5E028BB01 ,  5E028DA01 ,  5E033AA12 ,  5E033BC01 ,  5E343AA02 ,  5E343AA23 ,  5E343BB14 ,  5E343BB18 ,  5E343BB24 ,  5E343BB40 ,  5E343BB44 ,  5E343BB48 ,  5E343BB72 ,  5E343DD02 ,  5E343DD33 ,  5E343DD43 ,  5E343GG08
引用特許：
審査官引用 (3件)
  • 配線基板
    公報種別：公開公報   出願番号：特願2002-030265   出願人：京セラ株式会社
  • 配線基板
    公報種別：公開公報   出願番号：特願平5-214298   出願人：京セラ株式会社
  • 配線基板
    公報種別：公開公報   出願番号：特願2000-240117   出願人：京セラ株式会社

前のページに戻る

TOP

BOTTOM