特許

J-GLOBAL ID：201303035875937851

半導体装置およびその製造方法

発明者： 高石 芳宏
出願人/特許権者： エルピーダメモリ株式会社
代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2012-215754
公開番号（公開出願番号）：特開2013-102136
出願日： 2012年09月28日
公開日（公表日）： 2013年05月23日
要約：

【課題】ゲート電極の断線による縦型トランジスタの故障を改善すること。【解決手段】半導体装置は、第1の方向(Y)に互いに隙間を空けて形成された複数の半導体ピラー(5A1〜5A5)から成る半導体ピラー群(5)を含む。半導体ピラー群(5)の内、両端部を除く中間部に位置する半導体ピラー(5A2〜5A4)のいずれか1つである特定の半導体ピラー(5A3)と隣接して、ダミーピラー(6)が第1の方向(Y)と直交する第2の方向(X)に設けられている。ゲート絶縁膜(10)が、複数の半導体ピラー(5A1〜5A5)の各々の外周面とダミーピラー(6)の外周面の一部とに形成されている。ゲート絶縁膜(10)を介して、複数の半導体ピラー(5A1〜5A5)の間の隙間と特定の半導体ピラー(5A3)とダミーピラー(6)との間の隙間とを埋めるように、ゲート電極(11)が、複数の半導体ピラーの側面とダミーピラーの側面とに形成されている。【選択図】図1B

請求項（抜粋）：

第1の方向に互いに隙間を空けて形成された複数の半導体ピラーから成る半導体ピラー群と、 該半導体ピラー群の内、両端部を除く中間部に位置する半導体ピラーのいずれか1つである特定の半導体ピラーと隣接して、前記第1の方向と直交する第2の方向に設けられたダミーピラーと、 前記複数の半導体ピラーの各々の外周面と前記ダミーピラーの外周面の一部とに形成されたゲート絶縁膜と、 該ゲート絶縁膜を介して、前記複数の半導体ピラーの間の隙間と前記特定の半導体ピラーと前記ダミーピラーとの間の隙間とを埋めるように、前記複数の半導体ピラーの側面と前記ダミーピラーの側面とに形成されたゲート電極と、 を備えていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/336 ,  H01L 29/78

FI (6件)：

H01L29/78 301X ,  H01L29/78 301W ,  H01L29/78 653B ,  H01L29/78 652M ,  H01L29/78 652L ,  H01L29/78 652K

Fターム (41件)：

5F140AA00 ,  5F140AB04 ,  5F140BA01 ,  5F140BB04 ,  5F140BC15 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF34 ,  5F140BF59 ,  5F140BF60 ,  5F140BG08 ,  5F140BG12 ,  5F140BG28 ,  5F140BG31 ,  5F140BG38 ,  5F140BG44 ,  5F140BH09 ,  5F140BH10 ,  5F140BH30 ,  5F140BH47 ,  5F140BJ04 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ20 ,  5F140BJ27 ,  5F140BK12 ,  5F140BK13 ,  5F140BK26 ,  5F140BK31 ,  5F140CA02 ,  5F140CA03 ,  5F140CA06 ,  5F140CA08 ,  5F140CB04 ,  5F140CB10 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CE07 ,  5F140CE20